llvm/test/CodeGen/Hexagon/rotl-i64.ll

   1 ; RUN: llc -march=hexagon < %s | FileCheck %s
   2 ; CHECK: rol
   3
   4 ; Function Attrs: nounwind
   5 define fastcc void @f0(ptr %a0) #0 {
   6 b0:                                               ; preds = %b3, %b2
   7   %v0 = load i64, ptr %a0, align 8, !tbaa !0
   8   %v1 = lshr i64 %v0, 8
   9   %v2 = shl i64 %v0, 56
  10   %v3 = or i64 %v2, %v1
  11   %v4 = xor i64 %v3, 0
  12   %v5 = xor i64 %v4, 0
  13   %v6 = add i64 0, %v5
  14   store i64 %v6, ptr %a0, align 8, !tbaa !0
  15   ret void
  16 }
  17
  18 attributes #0 = { nounwind "target-cpu"="hexagonv60" }
  19
  20 !0 = !{!1, !1, i64 0}
  21 !1 = !{!"long long", !2}
  22 !2 = !{!"omnipotent char", !3}
  23 !3 = !{!"Simple C/C++ TBAA"}