llvm/test/CodeGen/Hexagon/swp-order-deps5.ll

   1 ; RUN: llc -march=hexagon -hexagon-bit=0 < %s
   2 ; REQUIRES: asserts
   3
   4 ; Function Attrs: nounwind
   5 define void @f0() local_unnamed_addr #0 {
   6 b0:
   7   br label %b1
   8
   9 b1:                                               ; preds = %b1, %b0
  10   %v0 = phi i32 [ 1, %b0 ], [ %v9, %b1 ]
  11   %v1 = phi i64 [ 0, %b0 ], [ %v10, %b1 ]
  12   %v2 = load i32, ptr undef, align 4
  13   %v3 = sub nsw i32 0, %v2
  14   %v4 = select i1 undef, i32 undef, i32 %v3
  15   %v5 = sext i32 %v4 to i64
  16   %v6 = mul nsw i64 %v5, %v5
  17   %v7 = or i64 %v1, 0
  18   %v8 = add i64 %v6, %v7
  19   %v9 = add nuw nsw i32 %v0, 1
  20   %v10 = and i64 %v8, -4294967296
  21   %v11 = icmp ult i32 %v9, undef
  22   br i1 %v11, label %b1, label %b2
  23
  24 b2:                                               ; preds = %b1
  25   %v12 = sdiv i64 %v8, undef
  26   ret void
  27 }
  28
  29 attributes #0 = { nounwind "target-cpu"="hexagonv62" }