llvm/test/CodeGen/Hexagon/swp-phi-def-use.ll

   1 ; RUN: llc -march=hexagon < %s
   2 ; REQUIRES: asserts
   3
   4 ; Test that the pipeliner doesn't assert when renaming a phi
   5 ; that looks like: a = PHI b, a
   6
   7 %s.0 = type { i32, ptr, [0 x i32], [0 x i32], [1 x i32] }
   8 %s.1 = type { %s.2, %s.4, %s.5 }
   9 %s.2 = type { %s.3 }
  10 %s.3 = type { i32 }
  11 %s.4 = type { i32 }
  12 %s.5 = type { [0 x i32], [0 x ptr] }
  13
  14 @g0 = external global i32, align 4
  15 @g1 = external global %s.0, align 4
  16 @g2 = external global i32, align 4
  17 @g3 = external global i32, align 4
  18 @g4 = external global ptr, align 4
  19
  20 define void @f0(ptr nocapture readonly %a0) #0 {
  21 b0:
  22   %v0 = alloca [0 x i32], align 4
  23   %v1 = load i32, ptr @g0, align 4
  24   %v2 = load i32, ptr undef, align 4
  25   %v3 = load ptr, ptr getelementptr inbounds (%s.0, ptr @g1, i32 0, i32 1), align 4
  26   %v4 = load i32, ptr @g2, align 4
  27   %v5 = sub i32 0, %v4
  28   %v6 = getelementptr inbounds i32, ptr %v3, i32 %v5
  29   %v7 = load i32, ptr undef, align 4
  30   switch i32 %v7, label %b15 [
  31     i32 0, label %b1
  32     i32 1, label %b2
  33   ]
  34
  35 b1:                                               ; preds = %b0
  36   store i32 0, ptr @g3, align 4
  37   br label %b2
  38
  39 b2:                                               ; preds = %b1, %b0
  40   %v8 = icmp eq i32 %v1, 0
  41   %v9 = icmp sgt i32 %v2, 0
  42   %v11 = sdiv i32 %v2, 2
  43   %v12 = add i32 %v11, -1
  44   %v13 = getelementptr inbounds [0 x i32], ptr %v0, i32 0, i32 1
  45   %v14 = getelementptr inbounds %s.1, ptr %a0, i32 0, i32 2, i32 1, i32 %v1
  46   %v15 = sub i32 1, %v4
  47   %v16 = getelementptr inbounds i32, ptr %v3, i32 %v15
  48   %v17 = sdiv i32 %v2, 4
  49   %v18 = icmp slt i32 %v2, -3
  50   %v19 = add i32 %v2, -1
  51   %v20 = lshr i32 %v19, 2
  52   %v21 = mul i32 %v20, 4
  53   %v22 = add i32 %v21, 4
  54   %v23 = add i32 %v11, -2
  55   %v24 = add i32 %v17, 1
  56   %v25 = select i1 %v18, i32 1, i32 %v24
  57   br label %b4
  58
  59 b3:                                               ; preds = %b14
  60   store i32 %v25, ptr @g3, align 4
  61   br label %b4
  62
  63 b4:                                               ; preds = %b13, %b3, %b2
  64   %v26 = phi i32 [ undef, %b2 ], [ %v42, %b3 ], [ %v42, %b13 ]
  65   %v27 = phi i32 [ undef, %b2 ], [ 0, %b3 ], [ 0, %b13 ]
  66   %v28 = phi i32 [ undef, %b2 ], [ %v30, %b3 ], [ %v30, %b13 ]
  67   %v29 = phi i32 [ undef, %b2 ], [ %v43, %b3 ], [ %v43, %b13 ]
  68   %v30 = phi i32 [ undef, %b2 ], [ undef, %b3 ], [ 0, %b13 ]
  69   br i1 %v8, label %b6, label %b5
  70
  71 b5:                                               ; preds = %b5, %b4
  72   br label %b5
  73
  74 b6:                                               ; preds = %b4
  75   br i1 %v9, label %b8, label %b7
  76
  77 b7:                                               ; preds = %b6
  78   store i32 0, ptr @g3, align 4
  79   br label %b11
  80
  81 b8:                                               ; preds = %b6
  82   br i1 undef, label %b9, label %b11
  83
  84 b9:                                               ; preds = %b8
  85   %v31 = load ptr, ptr @g4, align 4
  86   br label %b10
  87
  88 b10:                                              ; preds = %b10, %b9
  89   %v32 = phi i32 [ %v22, %b9 ], [ %v39, %b10 ]
  90   %v33 = phi i32 [ %v29, %b9 ], [ %v38, %b10 ]
  91   %v34 = add nsw i32 %v32, %v28
  92   %v35 = shl i32 %v34, 1
  93   %v36 = getelementptr inbounds i32, ptr %v31, i32 %v35
  94   %v37 = load i32, ptr %v36, align 4
  95   %v38 = select i1 false, i32 0, i32 %v33
  96   %v39 = add nsw i32 %v32, 1
  97   store i32 %v39, ptr @g3, align 4
  98   %v40 = icmp slt i32 %v39, 0
  99   br i1 %v40, label %b10, label %b11
 100
 101 b11:                                              ; preds = %b10, %b8, %b7
 102   %v41 = phi i32 [ %v29, %b8 ], [ %v29, %b7 ], [ %v38, %b10 ]
 103   br i1 false, label %b12, label %b13
 104
 105 b12:                                              ; preds = %b11
 106   br label %b13
 107
 108 b13:                                              ; preds = %b12, %b11
 109   %v42 = load i32, ptr %v0, align 4
 110   %v43 = select i1 false, i32 %v41, i32 1
 111   br i1 %v18, label %b4, label %b14
 112
 113 b14:                                              ; preds = %b14, %b13
 114   br i1 false, label %b14, label %b3
 115
 116 b15:                                              ; preds = %b0
 117   ret void
 118 }
 119
 120 attributes #0 = { nounwind "target-cpu"="hexagonv55" }