llvm/test/CodeGen/Hexagon/testbits.ll

   1 ; RUN: llc -march=hexagon < %s | FileCheck %s
   2
   3 ; CHECK-LABEL: f0:
   4 ; CHECK: p0 = bitsset(r0,r1)
   5 define i32 @f0(i32 %a0, i32 %a1) #0 {
   6 b0:
   7   %v0 = and i32 %a0, %a1
   8   %v1 = icmp eq i32 %v0, %a1
   9   %v2 = select i1 %v1, i32 2, i32 3
  10   ret i32 %v2
  11 }
  12
  13 ; CHECK-LABEL: f1:
  14 ; CHECK: p0 = bitsclr(r0,r1)
  15 define i32 @f1(i32 %a0, i32 %a1) #0 {
  16 b0:
  17   %v0 = and i32 %a0, %a1
  18   %v1 = icmp eq i32 %v0, 0
  19   %v2 = select i1 %v1, i32 2, i32 3
  20   ret i32 %v2
  21 }
  22
  23 ; CHECK-LABEL: f2:
  24 ; CHECK: p0 = bitsclr(r0,#37)
  25 define i32 @f2(i32 %a0) #0 {
  26 b0:
  27   %v0 = and i32 %a0, 37
  28   %v1 = icmp eq i32 %v0, 0
  29   %v2 = select i1 %v1, i32 2, i32 3
  30   ret i32 %v2
  31 }
  32
  33 attributes #0 = { nounwind "target-cpu"="hexagonv55" }