llvm/test/CodeGen/Hexagon/tiny_bkfir_artdeps.ll

   1 ; RUN: llc -march=hexagon -mv67t -debug-only=pipeliner < %s 2>&1 | FileCheck %s
   2 ; REQUIRES: asserts
   3
   4 ; Test that the artificial dependencies have been created.
   5
   6 ; CHECK: Ord  Latency=0 Artificial
   7
   8 define void @bkfir(ptr nocapture readonly %in, ptr nocapture readonly %coefs, i32 %tap, i32 %length, ptr nocapture %out) local_unnamed_addr #0 {
   9 entry:
  10   %cmp141 = icmp sgt i32 %length, 0
  11   br i1 %cmp141, label %for.body.lr.ph, label %for.end52
  12
  13 for.body.lr.ph:
  14   %cmp8127 = icmp sgt i32 %tap, 0
  15   br i1 %cmp8127, label %for.body.us.preheader, label %for.body.lr.ph.split
  16
  17 for.body.us.preheader:
  18   br label %for.body.us
  19
  20 for.body.us:
  21   %add.ptr.us.phi = phi ptr [ %add.ptr.us.inc, %for.cond7.for.end_crit_edge.us ], [ %in, %for.body.us.preheader ]
  22   %i.0143.us = phi i32 [ %add51.us, %for.cond7.for.end_crit_edge.us ], [ 0, %for.body.us.preheader ]
  23   %optr.0142.us = phi ptr [ %incdec.ptr49.us, %for.cond7.for.end_crit_edge.us ], [ %out, %for.body.us.preheader ]
  24   %incdec.ptr.us = getelementptr inbounds i32, ptr %add.ptr.us.phi, i32 2
  25   %0 = load i64, ptr %add.ptr.us.phi, align 8
  26   %incdec.ptr1.us = getelementptr inbounds i32, ptr %add.ptr.us.phi, i32 4
  27   %1 = load i64, ptr %incdec.ptr.us, align 8
  28   %_Q6V64_internal_union.sroa.0.0.extract.trunc.us = trunc i64 %1 to i32
  29   %_Q6V64_internal_union2.sroa.3.0.extract.shift.us = lshr i64 %0, 32
  30   %_Q6V64_internal_union2.sroa.3.0.extract.trunc.us = trunc i64 %_Q6V64_internal_union2.sroa.3.0.extract.shift.us to i32
  31   %2 = tail call i64 @llvm.hexagon.A2.combinew(i32 %_Q6V64_internal_union.sroa.0.0.extract.trunc.us, i32 %_Q6V64_internal_union2.sroa.3.0.extract.trunc.us)
  32   %add.ptr.us.inc = getelementptr i32, ptr %add.ptr.us.phi, i32 4
  33   br label %for.body9.us
  34
  35 for.body9.us:
  36   %j.0137.us = phi i32 [ 0, %for.body.us ], [ %add.us, %for.body9.us ]
  37   %x0x1.0136.us = phi i64 [ %0, %for.body.us ], [ %5, %for.body9.us ]
  38   %x2x3.0135.us = phi i64 [ %1, %for.body.us ], [ %6, %for.body9.us ]
  39   %x1x2.0134.us = phi i64 [ %2, %for.body.us ], [ %8, %for.body9.us ]
  40   %iptrD.0133.us = phi ptr [ %incdec.ptr1.us, %for.body.us ], [ %incdec.ptr13.us, %for.body9.us ]
  41   %iptrC.0132.us = phi ptr [ %coefs, %for.body.us ], [ %incdec.ptr11.us, %for.body9.us ]
  42   %sum0.0131.us = phi i64 [ 0, %for.body.us ], [ %13, %for.body9.us ]
  43   %sum1.0130.us = phi i64 [ 0, %for.body.us ], [ %14, %for.body9.us ]
  44   %sum2.0129.us = phi i64 [ 0, %for.body.us ], [ %15, %for.body9.us ]
  45   %sum3.0128.us = phi i64 [ 0, %for.body.us ], [ %16, %for.body9.us ]
  46   %incdec.ptr10.us = getelementptr inbounds i64, ptr %iptrC.0132.us, i32 1
  47   %3 = load i64, ptr %iptrC.0132.us, align 8
  48   %incdec.ptr11.us = getelementptr inbounds i64, ptr %iptrC.0132.us, i32 2
  49   %4 = load i64, ptr %incdec.ptr10.us, align 8
  50   %incdec.ptr12.us = getelementptr inbounds i64, ptr %iptrD.0133.us, i32 1
  51   %5 = load i64, ptr %iptrD.0133.us, align 8
  52   %incdec.ptr13.us = getelementptr inbounds i64, ptr %iptrD.0133.us, i32 2
  53   %6 = load i64, ptr %incdec.ptr12.us, align 8
  54   %_Q6V64_internal_union14.sroa.0.0.extract.trunc.us = trunc i64 %5 to i32
  55   %_Q6V64_internal_union14.sroa.4.0.extract.shift.us = lshr i64 %5, 32
  56   %_Q6V64_internal_union19.sroa.3.0.extract.shift.us = lshr i64 %x2x3.0135.us, 32
  57   %_Q6V64_internal_union19.sroa.3.0.extract.trunc.us = trunc i64 %_Q6V64_internal_union19.sroa.3.0.extract.shift.us to i32
  58   %7 = tail call i64 @llvm.hexagon.A2.combinew(i32 %_Q6V64_internal_union14.sroa.0.0.extract.trunc.us, i32 %_Q6V64_internal_union19.sroa.3.0.extract.trunc.us)
  59   %_Q6V64_internal_union24.sroa.0.0.extract.trunc.us = trunc i64 %6 to i32
  60   %_Q6V64_internal_union29.sroa.3.0.extract.trunc.us = trunc i64 %_Q6V64_internal_union14.sroa.4.0.extract.shift.us to i32
  61   %8 = tail call i64 @llvm.hexagon.A2.combinew(i32 %_Q6V64_internal_union24.sroa.0.0.extract.trunc.us, i32 %_Q6V64_internal_union29.sroa.3.0.extract.trunc.us)
  62   %9 = tail call i64 @llvm.hexagon.M7.dcmpyrwc.acc(i64 %sum0.0131.us, i64 %x0x1.0136.us, i64 %3)
  63   %10 = tail call i64 @llvm.hexagon.M7.dcmpyrwc.acc(i64 %sum1.0130.us, i64 %x1x2.0134.us, i64 %3)
  64   %11 = tail call i64 @llvm.hexagon.M7.dcmpyrwc.acc(i64 %sum2.0129.us, i64 %x2x3.0135.us, i64 %3)
  65   %12 = tail call i64 @llvm.hexagon.M7.dcmpyrwc.acc(i64 %sum3.0128.us, i64 %7, i64 %3)
  66   %13 = tail call i64 @llvm.hexagon.M7.dcmpyrwc.acc(i64 %9, i64 %x2x3.0135.us, i64 %4)
  67   %14 = tail call i64 @llvm.hexagon.M7.dcmpyrwc.acc(i64 %10, i64 %7, i64 %4)
  68   %15 = tail call i64 @llvm.hexagon.M7.dcmpyrwc.acc(i64 %11, i64 %5, i64 %4)
  69   %16 = tail call i64 @llvm.hexagon.M7.dcmpyrwc.acc(i64 %12, i64 %8, i64 %4)
  70   %add.us = add nuw nsw i32 %j.0137.us, 4
  71   %cmp8.us = icmp slt i32 %add.us, %tap
  72   br i1 %cmp8.us, label %for.body9.us, label %for.cond7.for.end_crit_edge.us
  73
  74 for.cond7.for.end_crit_edge.us:
  75   %17 = ashr i64 %13, 39
  76   %18 = ashr i64 %14, 39
  77   %19 = ashr i64 %15, 39
  78   %20 = ashr i64 %16, 39
  79   %21 = tail call i32 @llvm.hexagon.A2.sat(i64 %17)
  80   %22 = tail call i32 @llvm.hexagon.A2.sat(i64 %18)
  81   %23 = tail call i32 @llvm.hexagon.A2.sat(i64 %19)
  82   %24 = tail call i32 @llvm.hexagon.A2.sat(i64 %20)
  83   %_Q6V64_internal_union34.sroa.4.0.insert.ext.us = zext i32 %22 to i64
  84   %_Q6V64_internal_union34.sroa.4.0.insert.shift.us = shl nuw i64 %_Q6V64_internal_union34.sroa.4.0.insert.ext.us, 32
  85   %_Q6V64_internal_union34.sroa.0.0.insert.ext.us = zext i32 %21 to i64
  86   %_Q6V64_internal_union34.sroa.0.0.insert.insert.us = or i64 %_Q6V64_internal_union34.sroa.4.0.insert.shift.us, %_Q6V64_internal_union34.sroa.0.0.insert.ext.us
  87   %incdec.ptr41.us = getelementptr inbounds i64, ptr %optr.0142.us, i32 1
  88   store i64 %_Q6V64_internal_union34.sroa.0.0.insert.insert.us, ptr %optr.0142.us, align 8
  89   %_Q6V64_internal_union42.sroa.4.0.insert.ext.us = zext i32 %24 to i64
  90   %_Q6V64_internal_union42.sroa.4.0.insert.shift.us = shl nuw i64 %_Q6V64_internal_union42.sroa.4.0.insert.ext.us, 32
  91   %_Q6V64_internal_union42.sroa.0.0.insert.ext.us = zext i32 %23 to i64
  92   %_Q6V64_internal_union42.sroa.0.0.insert.insert.us = or i64 %_Q6V64_internal_union42.sroa.4.0.insert.shift.us, %_Q6V64_internal_union42.sroa.0.0.insert.ext.us
  93   %incdec.ptr49.us = getelementptr inbounds i64, ptr %optr.0142.us, i32 2
  94   store i64 %_Q6V64_internal_union42.sroa.0.0.insert.insert.us, ptr %incdec.ptr41.us, align 8
  95   %add51.us = add nuw nsw i32 %i.0143.us, 4
  96   %cmp.us = icmp slt i32 %add51.us, %length
  97   br i1 %cmp.us, label %for.body.us, label %for.end52
  98
  99 for.body.lr.ph.split:
 100   %25 = tail call i32 @llvm.hexagon.A2.sat(i64 0)
 101   %_Q6V64_internal_union34.sroa.4.0.insert.ext = zext i32 %25 to i64
 102   %_Q6V64_internal_union34.sroa.4.0.insert.shift = shl nuw i64 %_Q6V64_internal_union34.sroa.4.0.insert.ext, 32
 103   %_Q6V64_internal_union34.sroa.0.0.insert.insert = or i64 %_Q6V64_internal_union34.sroa.4.0.insert.shift, %_Q6V64_internal_union34.sroa.4.0.insert.ext
 104   br label %for.body
 105
 106 for.body:
 107   %i.0143 = phi i32 [ 0, %for.body.lr.ph.split ], [ %add51, %for.body ]
 108   %optr.0142 = phi ptr [ %out, %for.body.lr.ph.split ], [ %incdec.ptr49, %for.body ]
 109   %incdec.ptr41 = getelementptr inbounds i64, ptr %optr.0142, i32 1
 110   store i64 %_Q6V64_internal_union34.sroa.0.0.insert.insert, ptr %optr.0142, align 8
 111   %incdec.ptr49 = getelementptr inbounds i64, ptr %optr.0142, i32 2
 112   store i64 %_Q6V64_internal_union34.sroa.0.0.insert.insert, ptr %incdec.ptr41, align 8
 113   %add51 = add nuw nsw i32 %i.0143, 4
 114   %cmp = icmp slt i32 %add51, %length
 115   br i1 %cmp, label %for.body, label %for.end52
 116
 117 for.end52:
 118   ret void
 119 }
 120
 121 declare i64 @llvm.hexagon.A2.combinew(i32, i32) #1
 122 declare i64 @llvm.hexagon.M7.dcmpyrwc.acc(i64, i64, i64) #1
 123 declare i32 @llvm.hexagon.A2.sat(i64) #1
 124
 125 attributes #0 = { nounwind "target-cpu"="hexagonv67t" "target-features"="+audio" }
 126 attributes #1 = { nounwind readnone }