llvm/test/CodeGen/Hexagon/tls_gd.ll

   1 ; RUN: llc -march=hexagon -O2 -relocation-model=pic < %s | FileCheck %s
   2 ; CHECK: add({{pc|PC}},##_GLOBAL_OFFSET_TABLE_@PCREL)
   3 ; CHECK: call g1@GDPLT
   4 ; CHECK: call g0@GDPLT
   5
   6 @g0 = external thread_local global i32
   7 @g1 = external thread_local global i32
   8
   9 ; Function Attrs: nounwind
  10 define i32 @f0() #0 {
  11 b0:
  12   %v0 = load i32, ptr @g1, align 4, !tbaa !0
  13   store i32 %v0, ptr @g0, align 4, !tbaa !0
  14   tail call void @f1(i32 %v0) #0
  15   ret i32 0
  16 }
  17
  18 declare void @f1(i32)
  19
  20 attributes #0 = { nounwind "target-cpu"="hexagonv5" }
  21
  22 !0 = !{!1, !1, i64 0}
  23 !1 = !{!"int", !2}
  24 !2 = !{!"omnipotent char", !3}
  25 !3 = !{!"Simple C/C++ TBAA"}