llvm/test/CodeGen/Hexagon/vect/setcc-v2i32.ll

   1 ; RUN: llc -march=hexagon < %s | FileCheck %s
   2 ; REQUIRES: asserts
   3
   4 ; Check that this testcase doesn't crash.
   5 ; CHECK: vcmpw.eq
   6
   7 target datalayout = "e-m:e-p:32:32:32-a:0-n16:32-i64:64:64-i32:32:32-i16:16:16-i1:8:8-f32:32:32-f64:64:64-v32:32:32-v64:64:64-v512:512:512-v1024:1024:1024-v2048:2048:2048"
   8 target triple = "hexagon"
   9
  10 define i32 @fred(ptr %a0) #0 {
  11 b1:
  12   %v2 = load <2 x i16>, ptr %a0, align 2
  13   %v3 = icmp eq <2 x i16> %v2, zeroinitializer
  14   %v4 = zext <2 x i1> %v3 to <2 x i16>
  15   %v5 = extractelement <2 x i16> %v4, i32 1
  16   %v8 = icmp ne i16 %v5, 1
  17   %v9 = zext i1 %v8 to i32
  18   ret i32 %v9
  19 }
  20
  21 attributes #0 = { nounwind "target-cpu"="hexagonv60" "target-features"="+hvx-length64b,+hvxv60" }