llvm/test/CodeGen/Hexagon/vect/zext-v4i1.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -march=hexagon -hexagon-instsimplify=0 < %s | FileCheck %s
   3
   4 ; Check that this compiles successfully.
   5
   6 target datalayout = "e-m:e-p:32:32:32-a:0-n16:32-i64:64:64-i32:32:32-i16:16:16-i1:8:8-f32:32:32-f64:64:64-v32:32:32-v64:64:64-v512:512:512-v1024:1024:1024-v2048:2048:2048"
   7 target triple = "hexagon"
   8
   9 define i32 @fred(ptr %a0) #0 {
  10 ; CHECK-LABEL: fred:
  11 ; CHECK:       // %bb.0: // %b0
  12 ; CHECK-NEXT:    {
  13 ; CHECK-NEXT:     if (p0) jump:nt .LBB0_2
  14 ; CHECK-NEXT:    }
  15 ; CHECK-NEXT:  // %bb.1: // %b2
  16 ; CHECK-NEXT:    {
  17 ; CHECK-NEXT:     r3:2 = combine(#0,#0)
  18 ; CHECK-NEXT:     r1:0 = memd(r0+#0)
  19 ; CHECK-NEXT:    }
  20 ; CHECK-NEXT:    {
  21 ; CHECK-NEXT:     p0 = vcmph.eq(r1:0,r3:2)
  22 ; CHECK-NEXT:    }
  23 ; CHECK-NEXT:    {
  24 ; CHECK-NEXT:     r1:0 = mask(p0)
  25 ; CHECK-NEXT:    }
  26 ; CHECK-NEXT:    {
  27 ; CHECK-NEXT:     r0 = and(r0,#1)
  28 ; CHECK-NEXT:    }
  29 ; CHECK-NEXT:    {
  30 ; CHECK-NEXT:     p0 = cmp.eq(r0,#11)
  31 ; CHECK-NEXT:     r0 = #1
  32 ; CHECK-NEXT:    }
  33 ; CHECK-NEXT:    {
  34 ; CHECK-NEXT:     if (p0) r0 = #0
  35 ; CHECK-NEXT:     jumpr r31
  36 ; CHECK-NEXT:    }
  37 ; CHECK-NEXT:  .LBB0_2: // %b14
  38 ; CHECK-NEXT:    {
  39 ; CHECK-NEXT:     r0 = #0
  40 ; CHECK-NEXT:     jumpr r31
  41 ; CHECK-NEXT:    }
  42 b0:
  43   switch i32 undef, label %b14 [
  44     i32 5, label %b2
  45     i32 3, label %b1
  46   ]
  47
  48 b1:                                               ; preds = %b0
  49   br label %b14
  50
  51 b2:                                               ; preds = %b0
  52   %v2 = load <8 x i16>, ptr %a0, align 64
  53   %v3 = icmp eq <8 x i16> %v2, zeroinitializer
  54   %v4 = zext <8 x i1> %v3 to <8 x i16>
  55   %v5 = add <8 x i16> zeroinitializer, %v4
  56   %v6 = add <8 x i16> %v5, zeroinitializer
  57   %v7 = add <8 x i16> %v6, zeroinitializer
  58   %v8 = extractelement <8 x i16> %v7, i32 0
  59   %v9 = add i16 %v8, 0
  60   %v10 = add i16 %v9, 0
  61   %v11 = add i16 %v10, 0
  62   %v12 = icmp eq i16 %v11, 11
  63   br i1 %v12, label %b14, label %b13
  64
  65 b13:                                              ; preds = %b2
  66   ret i32 1
  67
  68 b14:                                              ; preds = %b2, %b1, %b0
  69   ret i32 0
  70 }
  71
  72 attributes #0 = { nounwind "target-cpu"="hexagonv60" "target-features"="+hvx-length64b,+hvxv60" }