llvm/test/CodeGen/PowerPC/ppc64-acc-regalloc-bugfix.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -verify-machineinstrs -mtriple powerpc64le-unknown-linux-gnu \
   3 ; RUN:     -mcpu=pwr10 -ppc-vsr-nums-as-vr -ppc-asm-full-reg-names < %s \
   4 ; RUN:    | FileCheck %s
   5
   6 define void @copy_novsrp() local_unnamed_addr {
   7 ; CHECK-LABEL: copy_novsrp:
   8 ; CHECK:       # %bb.0: # %dmblvi_entry
   9 ; CHECK-NEXT:    xxlxor vs3, vs3, vs3
  10 ; CHECK-NEXT:    xxlxor vs0, vs0, vs0
  11 ; CHECK-NEXT:    stxv vs0, 0(0)
  12 dmblvi_entry:
  13   %0 = tail call <512 x i1> @llvm.ppc.mma.assemble.acc(<16 x i8> zeroinitializer, <16 x i8> undef, <16 x i8> undef, <16 x i8> zeroinitializer)
  14   %1 = tail call { <16 x i8>, <16 x i8>, <16 x i8>, <16 x i8> } @llvm.ppc.mma.disassemble.acc(<512 x i1> %0)
  15   %2 = extractvalue { <16 x i8>, <16 x i8>, <16 x i8>, <16 x i8> } %1, 3
  16   store <16 x i8> %2, ptr null, align 1
  17   unreachable
  18 }
  19
  20 declare <512 x i1> @llvm.ppc.mma.assemble.acc(<16 x i8>, <16 x i8>, <16 x i8>, <16 x i8>)
  21 declare { <16 x i8>, <16 x i8>, <16 x i8>, <16 x i8> } @llvm.ppc.mma.disassemble.acc(<512 x i1>)