llvm/test/Transforms/InstCombine/AArch64/2012-04-23-Neon-Intrinsics.ll

   1 ; RUN: opt --mtriple=aarch64-unknown-linux -S -instcombine < %s | FileCheck %s
   2 ; ARM64 neon intrinsic variants - <rdar://problem/12349617>
   3
   4 define <4 x i32> @mulByZeroARM64(<4 x i16> %x) nounwind readnone ssp {
   5 entry:
   6   %a = tail call <4 x i32> @llvm.aarch64.neon.smull.v4i32(<4 x i16> %x, <4 x i16> zeroinitializer) nounwind
   7   ret <4 x i32> %a
   8 ; CHECK: entry:
   9 ; CHECK-NEXT: ret <4 x i32> zeroinitializer
  10 }
  11
  12 define <4 x i32> @mulByOneARM64(<4 x i16> %x) nounwind readnone ssp {
  13 entry:
  14   %a = tail call <4 x i32> @llvm.aarch64.neon.smull.v4i32(<4 x i16> %x, <4 x i16> <i16 1, i16 1, i16 1, i16 1>) nounwind
  15   ret <4 x i32> %a
  16 ; CHECK: entry:
  17 ; CHECK-NEXT: %a = sext <4 x i16> %x to <4 x i32>
  18 ; CHECK-NEXT: ret <4 x i32> %a
  19 }
  20
  21 define <4 x i32> @constantMulARM64() nounwind readnone ssp {
  22 entry:
  23   %a = tail call <4 x i32> @llvm.aarch64.neon.smull.v4i32(<4 x i16> <i16 3, i16 3, i16 3, i16 3>, <4 x i16> <i16 2, i16 2, i16 2, i16 2>) nounwind
  24   ret <4 x i32> %a
  25 ; CHECK: entry:
  26 ; CHECK-NEXT: ret <4 x i32> <i32 6, i32 6, i32 6, i32 6>
  27 }
  28
  29 define <4 x i32> @constantMulSARM64() nounwind readnone ssp {
  30 entry:
  31   %b = tail call <4 x i32> @llvm.aarch64.neon.smull.v4i32(<4 x i16> <i16 -1, i16 -1, i16 -1, i16 -1>, <4 x i16> <i16 1, i16 1, i16 1, i16 1>) nounwind
  32   ret <4 x i32> %b
  33 ; CHECK: entry:
  34 ; CHECK-NEXT: ret <4 x i32> <i32 -1, i32 -1, i32 -1, i32 -1>
  35 }
  36
  37 define <4 x i32> @constantMulUARM64() nounwind readnone ssp {
  38 entry:
  39   %b = tail call <4 x i32> @llvm.aarch64.neon.umull.v4i32(<4 x i16> <i16 -1, i16 -1, i16 -1, i16 -1>, <4 x i16> <i16 1, i16 1, i16 1, i16 1>) nounwind
  40   ret <4 x i32> %b
  41 ; CHECK: entry:
  42 ; CHECK-NEXT: ret <4 x i32> <i32 65535, i32 65535, i32 65535, i32 65535>
  43 }
  44
  45 define <4 x i32> @complex1ARM64(<4 x i16> %x) nounwind readnone ssp {
  46 entry:
  47   %a = tail call <4 x i32> @llvm.aarch64.neon.smull.v4i32(<4 x i16> <i16 2, i16 2, i16 2, i16 2>, <4 x i16> %x) nounwind
  48   %b = add <4 x i32> zeroinitializer, %a
  49   ret <4 x i32> %b
  50 ; CHECK: entry:
  51 ; CHECK-NEXT: %a = tail call <4 x i32> @llvm.aarch64.neon.smull.v4i32(<4 x i16> <i16 2, i16 2, i16 2, i16 2>, <4 x i16> %x) [[NUW:#[0-9]+]]
  52 ; CHECK-NEXT: ret <4 x i32> %a
  53 }
  54
  55 define <4 x i32> @complex2ARM64(<4 x i32> %x) nounwind readnone ssp {
  56 entry:
  57   %a = tail call <4 x i32> @llvm.aarch64.neon.smull.v4i32(<4 x i16> <i16 3, i16 3, i16 3, i16 3>, <4 x i16> <i16 2, i16 2, i16 2, i16 2>) nounwind
  58   %b = add <4 x i32> %x, %a
  59   ret <4 x i32> %b
  60 ; CHECK: entry:
  61 ; CHECK-NEXT: %b = add <4 x i32> %x, <i32 6, i32 6, i32 6, i32 6>
  62 ; CHECK-NEXT: ret <4 x i32> %b
  63 }
  64
  65 declare <4 x i32> @llvm.aarch64.neon.smull.v4i32(<4 x i16>, <4 x i16>) nounwind readnone
  66 declare <4 x i32> @llvm.aarch64.neon.umull.v4i32(<4 x i16>, <4 x i16>) nounwind readnone
  67
  68 ; CHECK: attributes #0 = { nounwind readnone ssp }
  69 ; CHECK: attributes #1 = { nofree nosync nounwind readnone willreturn }
  70 ; CHECK: attributes [[NUW]] = { nounwind }