[DAGCombiner] Add target hook function to decide folding (mul (add x, c1), c2)
[llvm-project.git] / llvm / test / Transforms / LoopVectorize / scalable-vf-hint.ll
blobad2571d7a34a8144e59dba52fbe3b3f883ed0783
1 ; REQUIRES: asserts
2 ; RUN: opt -loop-vectorize -pass-remarks-analysis=loop-vectorize -debug-only=loop-vectorize -S -scalable-vectorization=on < %s 2>&1 | FileCheck %s
4 target datalayout = "e-p:64:64:64-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:64:64-f32:32:32-f64:64:64-v64:64:64-v128:128:128-a0:0:64-s0:64:64-f80:128:128-n8:16:32:64-S128"
6 ; CHECK: LV: User VF=vscale x 4 is ignored because scalable vectors are not available.
7 ; CHECK: remark: <unknown>:0:0: User-specified vectorization factor vscale x 4 is ignored because the target does not support scalable vectors. The compiler will pick a more suitable value.
8 ; CHECK: LV: The Widest register safe to use is: 32 bits.
9 define void @test1(i32* %a, i32* %b) {
10 entry:
11   br label %loop
13 loop:
14   %iv = phi i64 [ 0, %entry ], [ %iv.next, %loop ]
15   %arrayidx = getelementptr inbounds i32, i32* %a, i64 %iv
16   %0 = load i32, i32* %arrayidx, align 4
17   %arrayidx2 = getelementptr inbounds i32, i32* %b, i64 %iv
18   %1 = load i32, i32* %arrayidx2, align 4
19   %add = add nsw i32 %1, %0
20   %2 = add nuw nsw i64 %iv, 4
21   %arrayidx5 = getelementptr inbounds i32, i32* %a, i64 %2
22   store i32 %add, i32* %arrayidx5, align 4
23   %iv.next = add nuw nsw i64 %iv, 1
24   %exitcond.not = icmp eq i64 %iv.next, 1024
25   br i1 %exitcond.not, label %exit, label %loop, !llvm.loop !0
27 exit:
28   ret void
31 !0 = !{!0, !1, !2}
32 !1 = !{!"llvm.loop.vectorize.width", i32 4}
33 !2 = !{!"llvm.loop.vectorize.scalable.enable", i1 true}