llvm/test/CodeGen/AMDGPU/GlobalISel/legalize-load-memory-metadata.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=amdgcn-mesa-mesa3d -mcpu=tahiti -run-pass=legalizer %s -o - | FileCheck -check-prefix=SI %s
   3
   4 --- |
   5
   6   define i32 @widen_load_range0_tbaa(ptr addrspace(1) %ptr) {
   7     %load = load i24, ptr addrspace(1) %ptr, !range !0, !tbaa !1
   8     %zext = zext i24 %load to i32
   9     ret i32 %zext
  10   }
  11
  12   define i32 @widen_load_range1_tbaa(ptr addrspace(1) %ptr) {
  13     %load = load i24, ptr addrspace(1) %ptr, !range !0, !tbaa !1
  14     %zext = zext i24 %load to i32
  15     ret i32 %zext
  16   }
  17
  18   define i32 @widen_load_tbaa0(ptr addrspace(1) %ptr) {
  19     %load = load i24, ptr addrspace(1) %ptr, !tbaa !1
  20     %zext = zext i24 %load to i32
  21     ret i32 %zext
  22   }
  23
  24   define i32 @widen_load_tbaa1(ptr addrspace(1) %ptr) {
  25     %load = load i24, ptr addrspace(1) %ptr, !tbaa !1
  26     %zext = zext i24 %load to i32
  27     ret i32 %zext
  28   }
  29
  30   !0 = !{i24 0, i24 1048575}
  31   !1 = !{!"omnipotent char", !2}
  32   !2 = !{!"Simple C/C++ TBAA"}
  33   !3 = !{i24 0, i24 1048575}
  34 ...
  35
  36 # Make sure range metadata is not preserved when widening loads, but
  37 # tbaa is.
  38 ---
  39 name: widen_load_range0_tbaa
  40 body: |
  41   bb.0:
  42     liveins: $vgpr0_vgpr1
  43     ; SI-LABEL: name: widen_load_range0_tbaa
  44     ; SI: liveins: $vgpr0_vgpr1
  45     ; SI-NEXT: {{  $}}
  46     ; SI-NEXT: [[COPY:%[0-9]+]]:_(p1) = COPY $vgpr0_vgpr1
  47     ; SI-NEXT: [[LOAD:%[0-9]+]]:_(s32) = G_LOAD [[COPY]](p1) :: (load (s32), !tbaa !1, addrspace 1)
  48     ; SI-NEXT: [[C:%[0-9]+]]:_(s32) = G_CONSTANT i32 16777215
  49     ; SI-NEXT: [[AND:%[0-9]+]]:_(s32) = G_AND [[LOAD]], [[C]]
  50     ; SI-NEXT: $vgpr0 = COPY [[AND]](s32)
  51     %0:_(p1) = COPY $vgpr0_vgpr1
  52     %1:_(s24) = G_LOAD %0 :: (load (s24), align 4, addrspace 1, !range !0, !tbaa !1)
  53     %2:_(s32) = G_ZEXT %1
  54     $vgpr0 = COPY %2
  55
  56 ...
  57
  58 # Result register type already matches the widened memory type.
  59 ---
  60 name: widen_load_range1_tbaa
  61 body: |
  62   bb.0:
  63     liveins: $vgpr0_vgpr1
  64     ; SI-LABEL: name: widen_load_range1_tbaa
  65     ; SI: liveins: $vgpr0_vgpr1
  66     ; SI-NEXT: {{  $}}
  67     ; SI-NEXT: [[COPY:%[0-9]+]]:_(p1) = COPY $vgpr0_vgpr1
  68     ; SI-NEXT: [[LOAD:%[0-9]+]]:_(s32) = G_LOAD [[COPY]](p1) :: (load (s32), !tbaa !1, addrspace 1)
  69     ; SI-NEXT: $vgpr0 = COPY [[LOAD]](s32)
  70     %0:_(p1) = COPY $vgpr0_vgpr1
  71     %1:_(s32) = G_LOAD %0 :: (load (s24), align 4, addrspace 1, !range !3, !tbaa !1)
  72     $vgpr0 = COPY %1
  73
  74 ...
  75 ---
  76 name: widen_load_tbaa0
  77 body: |
  78   bb.0:
  79     liveins: $vgpr0_vgpr1
  80     ; SI-LABEL: name: widen_load_tbaa0
  81     ; SI: liveins: $vgpr0_vgpr1
  82     ; SI-NEXT: {{  $}}
  83     ; SI-NEXT: [[COPY:%[0-9]+]]:_(p1) = COPY $vgpr0_vgpr1
  84     ; SI-NEXT: [[LOAD:%[0-9]+]]:_(s32) = G_LOAD [[COPY]](p1) :: (load (s32), !tbaa !1, addrspace 1)
  85     ; SI-NEXT: [[C:%[0-9]+]]:_(s32) = G_CONSTANT i32 16777215
  86     ; SI-NEXT: [[AND:%[0-9]+]]:_(s32) = G_AND [[LOAD]], [[C]]
  87     ; SI-NEXT: $vgpr0 = COPY [[AND]](s32)
  88     %0:_(p1) = COPY $vgpr0_vgpr1
  89     %1:_(s24) = G_LOAD %0 :: (load (s24), align 4, addrspace 1, !tbaa !1)
  90     %2:_(s32) = G_ZEXT %1
  91     $vgpr0 = COPY %2
  92
  93 ...
  94
  95 # Result register type already matches the widened memory type.
  96 ---
  97 name: widen_load_tbaa1
  98 body: |
  99   bb.0:
 100     liveins: $vgpr0_vgpr1
 101     ; SI-LABEL: name: widen_load_tbaa1
 102     ; SI: liveins: $vgpr0_vgpr1
 103     ; SI-NEXT: {{  $}}
 104     ; SI-NEXT: [[COPY:%[0-9]+]]:_(p1) = COPY $vgpr0_vgpr1
 105     ; SI-NEXT: [[LOAD:%[0-9]+]]:_(s32) = G_LOAD [[COPY]](p1) :: (load (s32), !tbaa !1, addrspace 1)
 106     ; SI-NEXT: $vgpr0 = COPY [[LOAD]](s32)
 107     %0:_(p1) = COPY $vgpr0_vgpr1
 108     %1:_(s32) = G_LOAD %0 :: (load (s24), align 4, addrspace 1, !tbaa !1)
 109     $vgpr0 = COPY %1
 110
 111 ...