llvm/test/CodeGen/AMDGPU/GlobalISel/llvm.amdgcn.ballot.i64.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=amdgcn -mcpu=gfx900 -global-isel -verify-machineinstrs < %s | FileCheck %s
   3
   4 declare i64 @llvm.amdgcn.ballot.i64(i1)
   5 declare i64 @llvm.ctpop.i64(i64)
   6
   7 ; Test ballot(0)
   8
   9 define amdgpu_cs i64 @constant_false() {
  10 ; CHECK-LABEL: constant_false:
  11 ; CHECK:       ; %bb.0:
  12 ; CHECK-NEXT:    s_mov_b32 s0, 0
  13 ; CHECK-NEXT:    s_mov_b32 s1, 0
  14 ; CHECK-NEXT:    ; return to shader part epilog
  15   %ballot = call i64 @llvm.amdgcn.ballot.i64(i1 0)
  16   ret i64 %ballot
  17 }
  18
  19 ; Test ballot(1)
  20
  21 define amdgpu_cs i64 @constant_true() {
  22 ; CHECK-LABEL: constant_true:
  23 ; CHECK:       ; %bb.0:
  24 ; CHECK-NEXT:    s_mov_b32 s0, exec_lo
  25 ; CHECK-NEXT:    s_mov_b32 s1, exec_hi
  26 ; CHECK-NEXT:    ; return to shader part epilog
  27   %ballot = call i64 @llvm.amdgcn.ballot.i64(i1 1)
  28   ret i64 %ballot
  29 }
  30
  31 ; Test ballot of a non-comparison operation
  32
  33 define amdgpu_cs i64 @non_compare(i32 %x) {
  34 ; CHECK-LABEL: non_compare:
  35 ; CHECK:       ; %bb.0:
  36 ; CHECK-NEXT:    v_and_b32_e32 v0, 1, v0
  37 ; CHECK-NEXT:    v_cmp_ne_u32_e32 vcc, 0, v0
  38 ; CHECK-NEXT:    s_and_b64 s[0:1], vcc, exec
  39 ; CHECK-NEXT:    ; return to shader part epilog
  40   %trunc = trunc i32 %x to i1
  41   %ballot = call i64 @llvm.amdgcn.ballot.i64(i1 %trunc)
  42   ret i64 %ballot
  43 }
  44
  45 ; Test ballot of comparisons
  46
  47 define amdgpu_cs i64 @compare_ints(i32 %x, i32 %y) {
  48 ; CHECK-LABEL: compare_ints:
  49 ; CHECK:       ; %bb.0:
  50 ; CHECK-NEXT:    v_cmp_eq_u32_e64 s[0:1], v0, v1
  51 ; CHECK-NEXT:    ; return to shader part epilog
  52   %cmp = icmp eq i32 %x, %y
  53   %ballot = call i64 @llvm.amdgcn.ballot.i64(i1 %cmp)
  54   ret i64 %ballot
  55 }
  56
  57 define amdgpu_cs i64 @compare_int_with_constant(i32 %x) {
  58 ; CHECK-LABEL: compare_int_with_constant:
  59 ; CHECK:       ; %bb.0:
  60 ; CHECK-NEXT:    v_mov_b32_e32 v1, 0x63
  61 ; CHECK-NEXT:    v_cmp_ge_i32_e64 s[0:1], v0, v1
  62 ; CHECK-NEXT:    ; return to shader part epilog
  63   %cmp = icmp sge i32 %x, 99
  64   %ballot = call i64 @llvm.amdgcn.ballot.i64(i1 %cmp)
  65   ret i64 %ballot
  66 }
  67
  68 define amdgpu_cs i64 @compare_floats(float %x, float %y) {
  69 ; CHECK-LABEL: compare_floats:
  70 ; CHECK:       ; %bb.0:
  71 ; CHECK-NEXT:    v_cmp_gt_f32_e64 s[0:1], v0, v1
  72 ; CHECK-NEXT:    ; return to shader part epilog
  73   %cmp = fcmp ogt float %x, %y
  74   %ballot = call i64 @llvm.amdgcn.ballot.i64(i1 %cmp)
  75   ret i64 %ballot
  76 }
  77
  78 define amdgpu_cs i64 @ctpop_of_ballot(float %x, float %y) {
  79 ; CHECK-LABEL: ctpop_of_ballot:
  80 ; CHECK:       ; %bb.0:
  81 ; CHECK-NEXT:    v_cmp_gt_f32_e32 vcc, v0, v1
  82 ; CHECK-NEXT:    s_bcnt1_i32_b64 s0, vcc
  83 ; CHECK-NEXT:    s_mov_b32 s1, 0
  84 ; CHECK-NEXT:    ; return to shader part epilog
  85   %cmp = fcmp ogt float %x, %y
  86   %ballot = call i64 @llvm.amdgcn.ballot.i64(i1 %cmp)
  87   %bcnt = call i64 @llvm.ctpop.i64(i64 %ballot)
  88   ret i64 %bcnt
  89 }
  90
  91 define amdgpu_cs i32 @branch_divergent_ballot_ne_zero_non_compare(i32 %v) {
  92 ; CHECK-LABEL: branch_divergent_ballot_ne_zero_non_compare:
  93 ; CHECK:       ; %bb.0:
  94 ; CHECK-NEXT:    v_and_b32_e32 v0, 1, v0
  95 ; CHECK-NEXT:    v_cmp_ne_u32_e32 vcc, 0, v0
  96 ; CHECK-NEXT:    s_and_b64 s[0:1], vcc, exec
  97 ; CHECK-NEXT:    s_cmp_eq_u64 s[0:1], 0
  98 ; CHECK-NEXT:    s_cbranch_scc1 .LBB7_2
  99 ; CHECK-NEXT:  ; %bb.1: ; %true
 100 ; CHECK-NEXT:    s_mov_b32 s0, 42
 101 ; CHECK-NEXT:    s_branch .LBB7_3
 102 ; CHECK-NEXT:  .LBB7_2: ; %false
 103 ; CHECK-NEXT:    s_mov_b32 s0, 33
 104 ; CHECK-NEXT:    s_branch .LBB7_3
 105 ; CHECK-NEXT:  .LBB7_3:
 106   %c = trunc i32 %v to i1
 107   %ballot = call i64 @llvm.amdgcn.ballot.i64(i1 %c)
 108   %ballot_ne_zero = icmp ne i64 %ballot, 0
 109   br i1 %ballot_ne_zero, label %true, label %false
 110 true:
 111   ret i32 42
 112 false:
 113   ret i32 33
 114 }
 115
 116 define amdgpu_cs i32 @branch_uniform_ballot_ne_zero_non_compare(i32 inreg %v) {
 117 ; CHECK-LABEL: branch_uniform_ballot_ne_zero_non_compare:
 118 ; CHECK:       ; %bb.0:
 119 ; CHECK-NEXT:    s_and_b32 s0, 1, s0
 120 ; CHECK-NEXT:    v_cmp_ne_u32_e64 s[0:1], 0, s0
 121 ; CHECK-NEXT:    s_cmp_eq_u64 s[0:1], 0
 122 ; CHECK-NEXT:    s_cbranch_scc1 .LBB8_2
 123 ; CHECK-NEXT:  ; %bb.1: ; %true
 124 ; CHECK-NEXT:    s_mov_b32 s0, 42
 125 ; CHECK-NEXT:    s_branch .LBB8_3
 126 ; CHECK-NEXT:  .LBB8_2: ; %false
 127 ; CHECK-NEXT:    s_mov_b32 s0, 33
 128 ; CHECK-NEXT:    s_branch .LBB8_3
 129 ; CHECK-NEXT:  .LBB8_3:
 130   %c = trunc i32 %v to i1
 131   %ballot = call i64 @llvm.amdgcn.ballot.i64(i1 %c)
 132   %ballot_ne_zero = icmp ne i64 %ballot, 0
 133   br i1 %ballot_ne_zero, label %true, label %false
 134 true:
 135   ret i32 42
 136 false:
 137   ret i32 33
 138 }
 139
 140 define amdgpu_cs i32 @branch_divergent_ballot_eq_zero_non_compare(i32 %v) {
 141 ; CHECK-LABEL: branch_divergent_ballot_eq_zero_non_compare:
 142 ; CHECK:       ; %bb.0:
 143 ; CHECK-NEXT:    v_and_b32_e32 v0, 1, v0
 144 ; CHECK-NEXT:    v_cmp_ne_u32_e32 vcc, 0, v0
 145 ; CHECK-NEXT:    s_and_b64 s[0:1], vcc, exec
 146 ; CHECK-NEXT:    s_cmp_lg_u64 s[0:1], 0
 147 ; CHECK-NEXT:    s_cbranch_scc0 .LBB9_2
 148 ; CHECK-NEXT:  ; %bb.1: ; %false
 149 ; CHECK-NEXT:    s_mov_b32 s0, 33
 150 ; CHECK-NEXT:    s_branch .LBB9_3
 151 ; CHECK-NEXT:  .LBB9_2: ; %true
 152 ; CHECK-NEXT:    s_mov_b32 s0, 42
 153 ; CHECK-NEXT:    s_branch .LBB9_3
 154 ; CHECK-NEXT:  .LBB9_3:
 155   %c = trunc i32 %v to i1
 156   %ballot = call i64 @llvm.amdgcn.ballot.i64(i1 %c)
 157   %ballot_eq_zero = icmp eq i64 %ballot, 0
 158   br i1 %ballot_eq_zero, label %true, label %false
 159 true:
 160   ret i32 42
 161 false:
 162   ret i32 33
 163 }
 164
 165 define amdgpu_cs i32 @branch_uniform_ballot_eq_zero_non_compare(i32 inreg %v) {
 166 ; CHECK-LABEL: branch_uniform_ballot_eq_zero_non_compare:
 167 ; CHECK:       ; %bb.0:
 168 ; CHECK-NEXT:    s_and_b32 s0, 1, s0
 169 ; CHECK-NEXT:    v_cmp_ne_u32_e64 s[0:1], 0, s0
 170 ; CHECK-NEXT:    s_cmp_lg_u64 s[0:1], 0
 171 ; CHECK-NEXT:    s_cbranch_scc0 .LBB10_2
 172 ; CHECK-NEXT:  ; %bb.1: ; %false
 173 ; CHECK-NEXT:    s_mov_b32 s0, 33
 174 ; CHECK-NEXT:    s_branch .LBB10_3
 175 ; CHECK-NEXT:  .LBB10_2: ; %true
 176 ; CHECK-NEXT:    s_mov_b32 s0, 42
 177 ; CHECK-NEXT:    s_branch .LBB10_3
 178 ; CHECK-NEXT:  .LBB10_3:
 179   %c = trunc i32 %v to i1
 180   %ballot = call i64 @llvm.amdgcn.ballot.i64(i1 %c)
 181   %ballot_eq_zero = icmp eq i64 %ballot, 0
 182   br i1 %ballot_eq_zero, label %true, label %false
 183 true:
 184   ret i32 42
 185 false:
 186   ret i32 33
 187 }
 188
 189 define amdgpu_cs i32 @branch_divergent_ballot_ne_zero_compare(i32 %v) {
 190 ; CHECK-LABEL: branch_divergent_ballot_ne_zero_compare:
 191 ; CHECK:       ; %bb.0:
 192 ; CHECK-NEXT:    v_cmp_gt_u32_e32 vcc, 12, v0
 193 ; CHECK-NEXT:    s_cmp_eq_u64 vcc, 0
 194 ; CHECK-NEXT:    s_cbranch_scc1 .LBB11_2
 195 ; CHECK-NEXT:  ; %bb.1: ; %true
 196 ; CHECK-NEXT:    s_mov_b32 s0, 42
 197 ; CHECK-NEXT:    s_branch .LBB11_3
 198 ; CHECK-NEXT:  .LBB11_2: ; %false
 199 ; CHECK-NEXT:    s_mov_b32 s0, 33
 200 ; CHECK-NEXT:    s_branch .LBB11_3
 201 ; CHECK-NEXT:  .LBB11_3:
 202   %c = icmp ult i32 %v, 12
 203   %ballot = call i64 @llvm.amdgcn.ballot.i64(i1 %c)
 204   %ballot_ne_zero = icmp ne i64 %ballot, 0
 205   br i1 %ballot_ne_zero, label %true, label %false
 206 true:
 207   ret i32 42
 208 false:
 209   ret i32 33
 210 }
 211
 212 define amdgpu_cs i32 @branch_uniform_ballot_ne_zero_compare(i32 inreg %v) {
 213 ; CHECK-LABEL: branch_uniform_ballot_ne_zero_compare:
 214 ; CHECK:       ; %bb.0:
 215 ; CHECK-NEXT:    s_cmp_lt_u32 s0, 12
 216 ; CHECK-NEXT:    s_cselect_b32 s0, 1, 0
 217 ; CHECK-NEXT:    s_and_b32 s0, 1, s0
 218 ; CHECK-NEXT:    v_cmp_ne_u32_e64 s[0:1], 0, s0
 219 ; CHECK-NEXT:    s_cmp_eq_u64 s[0:1], 0
 220 ; CHECK-NEXT:    s_cbranch_scc1 .LBB12_2
 221 ; CHECK-NEXT:  ; %bb.1: ; %true
 222 ; CHECK-NEXT:    s_mov_b32 s0, 42
 223 ; CHECK-NEXT:    s_branch .LBB12_3
 224 ; CHECK-NEXT:  .LBB12_2: ; %false
 225 ; CHECK-NEXT:    s_mov_b32 s0, 33
 226 ; CHECK-NEXT:    s_branch .LBB12_3
 227 ; CHECK-NEXT:  .LBB12_3:
 228   %c = icmp ult i32 %v, 12
 229   %ballot = call i64 @llvm.amdgcn.ballot.i64(i1 %c)
 230   %ballot_ne_zero = icmp ne i64 %ballot, 0
 231   br i1 %ballot_ne_zero, label %true, label %false
 232 true:
 233   ret i32 42
 234 false:
 235   ret i32 33
 236 }
 237
 238 define amdgpu_cs i32 @branch_divergent_ballot_eq_zero_compare(i32 %v) {
 239 ; CHECK-LABEL: branch_divergent_ballot_eq_zero_compare:
 240 ; CHECK:       ; %bb.0:
 241 ; CHECK-NEXT:    v_cmp_gt_u32_e32 vcc, 12, v0
 242 ; CHECK-NEXT:    s_cmp_lg_u64 vcc, 0
 243 ; CHECK-NEXT:    s_cbranch_scc0 .LBB13_2
 244 ; CHECK-NEXT:  ; %bb.1: ; %false
 245 ; CHECK-NEXT:    s_mov_b32 s0, 33
 246 ; CHECK-NEXT:    s_branch .LBB13_3
 247 ; CHECK-NEXT:  .LBB13_2: ; %true
 248 ; CHECK-NEXT:    s_mov_b32 s0, 42
 249 ; CHECK-NEXT:    s_branch .LBB13_3
 250 ; CHECK-NEXT:  .LBB13_3:
 251   %c = icmp ult i32 %v, 12
 252   %ballot = call i64 @llvm.amdgcn.ballot.i64(i1 %c)
 253   %ballot_eq_zero = icmp eq i64 %ballot, 0
 254   br i1 %ballot_eq_zero, label %true, label %false
 255 true:
 256   ret i32 42
 257 false:
 258   ret i32 33
 259 }
 260
 261 define amdgpu_cs i32 @branch_uniform_ballot_eq_zero_compare(i32 inreg %v) {
 262 ; CHECK-LABEL: branch_uniform_ballot_eq_zero_compare:
 263 ; CHECK:       ; %bb.0:
 264 ; CHECK-NEXT:    s_cmp_lt_u32 s0, 12
 265 ; CHECK-NEXT:    s_cselect_b32 s0, 1, 0
 266 ; CHECK-NEXT:    s_and_b32 s0, 1, s0
 267 ; CHECK-NEXT:    v_cmp_ne_u32_e64 s[0:1], 0, s0
 268 ; CHECK-NEXT:    s_cmp_lg_u64 s[0:1], 0
 269 ; CHECK-NEXT:    s_cbranch_scc0 .LBB14_2
 270 ; CHECK-NEXT:  ; %bb.1: ; %false
 271 ; CHECK-NEXT:    s_mov_b32 s0, 33
 272 ; CHECK-NEXT:    s_branch .LBB14_3
 273 ; CHECK-NEXT:  .LBB14_2: ; %true
 274 ; CHECK-NEXT:    s_mov_b32 s0, 42
 275 ; CHECK-NEXT:    s_branch .LBB14_3
 276 ; CHECK-NEXT:  .LBB14_3:
 277   %c = icmp ult i32 %v, 12
 278   %ballot = call i64 @llvm.amdgcn.ballot.i64(i1 %c)
 279   %ballot_eq_zero = icmp eq i64 %ballot, 0
 280   br i1 %ballot_eq_zero, label %true, label %false
 281 true:
 282   ret i32 42
 283 false:
 284   ret i32 33
 285 }
 286
 287 define amdgpu_cs i32 @branch_divergent_ballot_ne_zero_and(i32 %v1, i32 %v2) {
 288 ; CHECK-LABEL: branch_divergent_ballot_ne_zero_and:
 289 ; CHECK:       ; %bb.0:
 290 ; CHECK-NEXT:    v_cmp_gt_u32_e32 vcc, 12, v0
 291 ; CHECK-NEXT:    v_cmp_lt_u32_e64 s[0:1], 34, v1
 292 ; CHECK-NEXT:    s_and_b64 s[0:1], vcc, s[0:1]
 293 ; CHECK-NEXT:    s_cmp_eq_u64 s[0:1], 0
 294 ; CHECK-NEXT:    s_cbranch_scc1 .LBB15_2
 295 ; CHECK-NEXT:  ; %bb.1: ; %true
 296 ; CHECK-NEXT:    s_mov_b32 s0, 42
 297 ; CHECK-NEXT:    s_branch .LBB15_3
 298 ; CHECK-NEXT:  .LBB15_2: ; %false
 299 ; CHECK-NEXT:    s_mov_b32 s0, 33
 300 ; CHECK-NEXT:    s_branch .LBB15_3
 301 ; CHECK-NEXT:  .LBB15_3:
 302   %v1c = icmp ult i32 %v1, 12
 303   %v2c = icmp ugt i32 %v2, 34
 304   %c = and i1 %v1c, %v2c
 305   %ballot = call i64 @llvm.amdgcn.ballot.i64(i1 %c)
 306   %ballot_ne_zero = icmp ne i64 %ballot, 0
 307   br i1 %ballot_ne_zero, label %true, label %false
 308 true:
 309   ret i32 42
 310 false:
 311   ret i32 33
 312 }
 313
 314 define amdgpu_cs i32 @branch_uniform_ballot_ne_zero_and(i32 inreg %v1, i32 inreg %v2) {
 315 ; CHECK-LABEL: branch_uniform_ballot_ne_zero_and:
 316 ; CHECK:       ; %bb.0:
 317 ; CHECK-NEXT:    s_cmp_lt_u32 s0, 12
 318 ; CHECK-NEXT:    s_cselect_b32 s0, 1, 0
 319 ; CHECK-NEXT:    s_cmp_gt_u32 s1, 34
 320 ; CHECK-NEXT:    s_cselect_b32 s1, 1, 0
 321 ; CHECK-NEXT:    s_and_b32 s0, s0, s1
 322 ; CHECK-NEXT:    s_and_b32 s0, 1, s0
 323 ; CHECK-NEXT:    v_cmp_ne_u32_e64 s[0:1], 0, s0
 324 ; CHECK-NEXT:    s_cmp_eq_u64 s[0:1], 0
 325 ; CHECK-NEXT:    s_cbranch_scc1 .LBB16_2
 326 ; CHECK-NEXT:  ; %bb.1: ; %true
 327 ; CHECK-NEXT:    s_mov_b32 s0, 42
 328 ; CHECK-NEXT:    s_branch .LBB16_3
 329 ; CHECK-NEXT:  .LBB16_2: ; %false
 330 ; CHECK-NEXT:    s_mov_b32 s0, 33
 331 ; CHECK-NEXT:    s_branch .LBB16_3
 332 ; CHECK-NEXT:  .LBB16_3:
 333   %v1c = icmp ult i32 %v1, 12
 334   %v2c = icmp ugt i32 %v2, 34
 335   %c = and i1 %v1c, %v2c
 336   %ballot = call i64 @llvm.amdgcn.ballot.i64(i1 %c)
 337   %ballot_ne_zero = icmp ne i64 %ballot, 0
 338   br i1 %ballot_ne_zero, label %true, label %false
 339 true:
 340   ret i32 42
 341 false:
 342   ret i32 33
 343 }
 344
 345 define amdgpu_cs i32 @branch_divergent_ballot_eq_zero_and(i32 %v1, i32 %v2) {
 346 ; CHECK-LABEL: branch_divergent_ballot_eq_zero_and:
 347 ; CHECK:       ; %bb.0:
 348 ; CHECK-NEXT:    v_cmp_gt_u32_e32 vcc, 12, v0
 349 ; CHECK-NEXT:    v_cmp_lt_u32_e64 s[0:1], 34, v1
 350 ; CHECK-NEXT:    s_and_b64 s[0:1], vcc, s[0:1]
 351 ; CHECK-NEXT:    s_cmp_lg_u64 s[0:1], 0
 352 ; CHECK-NEXT:    s_cbranch_scc0 .LBB17_2
 353 ; CHECK-NEXT:  ; %bb.1: ; %false
 354 ; CHECK-NEXT:    s_mov_b32 s0, 33
 355 ; CHECK-NEXT:    s_branch .LBB17_3
 356 ; CHECK-NEXT:  .LBB17_2: ; %true
 357 ; CHECK-NEXT:    s_mov_b32 s0, 42
 358 ; CHECK-NEXT:    s_branch .LBB17_3
 359 ; CHECK-NEXT:  .LBB17_3:
 360   %v1c = icmp ult i32 %v1, 12
 361   %v2c = icmp ugt i32 %v2, 34
 362   %c = and i1 %v1c, %v2c
 363   %ballot = call i64 @llvm.amdgcn.ballot.i64(i1 %c)
 364   %ballot_eq_zero = icmp eq i64 %ballot, 0
 365   br i1 %ballot_eq_zero, label %true, label %false
 366 true:
 367   ret i32 42
 368 false:
 369   ret i32 33
 370 }
 371
 372 define amdgpu_cs i32 @branch_uniform_ballot_eq_zero_and(i32 inreg %v1, i32 inreg %v2) {
 373 ; CHECK-LABEL: branch_uniform_ballot_eq_zero_and:
 374 ; CHECK:       ; %bb.0:
 375 ; CHECK-NEXT:    s_cmp_lt_u32 s0, 12
 376 ; CHECK-NEXT:    s_cselect_b32 s0, 1, 0
 377 ; CHECK-NEXT:    s_cmp_gt_u32 s1, 34
 378 ; CHECK-NEXT:    s_cselect_b32 s1, 1, 0
 379 ; CHECK-NEXT:    s_and_b32 s0, s0, s1
 380 ; CHECK-NEXT:    s_and_b32 s0, 1, s0
 381 ; CHECK-NEXT:    v_cmp_ne_u32_e64 s[0:1], 0, s0
 382 ; CHECK-NEXT:    s_cmp_lg_u64 s[0:1], 0
 383 ; CHECK-NEXT:    s_cbranch_scc0 .LBB18_2
 384 ; CHECK-NEXT:  ; %bb.1: ; %false
 385 ; CHECK-NEXT:    s_mov_b32 s0, 33
 386 ; CHECK-NEXT:    s_branch .LBB18_3
 387 ; CHECK-NEXT:  .LBB18_2: ; %true
 388 ; CHECK-NEXT:    s_mov_b32 s0, 42
 389 ; CHECK-NEXT:    s_branch .LBB18_3
 390 ; CHECK-NEXT:  .LBB18_3:
 391   %v1c = icmp ult i32 %v1, 12
 392   %v2c = icmp ugt i32 %v2, 34
 393   %c = and i1 %v1c, %v2c
 394   %ballot = call i64 @llvm.amdgcn.ballot.i64(i1 %c)
 395   %ballot_eq_zero = icmp eq i64 %ballot, 0
 396   br i1 %ballot_eq_zero, label %true, label %false
 397 true:
 398   ret i32 42
 399 false:
 400   ret i32 33
 401 }
 402
 403 define amdgpu_cs i32 @branch_uniform_ballot_sgt_N_compare(i32 inreg %v) {
 404 ; CHECK-LABEL: branch_uniform_ballot_sgt_N_compare:
 405 ; CHECK:       ; %bb.0:
 406 ; CHECK-NEXT:    s_cmp_lt_u32 s0, 12
 407 ; CHECK-NEXT:    s_cselect_b32 s0, 1, 0
 408 ; CHECK-NEXT:    s_and_b32 s0, 1, s0
 409 ; CHECK-NEXT:    v_cmp_ne_u32_e64 s[0:1], 0, s0
 410 ; CHECK-NEXT:    v_cmp_le_i64_e64 vcc, s[0:1], 22
 411 ; CHECK-NEXT:    s_cbranch_vccnz .LBB19_2
 412 ; CHECK-NEXT:  ; %bb.1: ; %true
 413 ; CHECK-NEXT:    s_mov_b32 s0, 42
 414 ; CHECK-NEXT:    s_branch .LBB19_3
 415 ; CHECK-NEXT:  .LBB19_2: ; %false
 416 ; CHECK-NEXT:    s_mov_b32 s0, 33
 417 ; CHECK-NEXT:    s_branch .LBB19_3
 418 ; CHECK-NEXT:  .LBB19_3:
 419   %c = icmp ult i32 %v, 12
 420   %ballot = call i64 @llvm.amdgcn.ballot.i64(i1 %c)
 421   %bc = icmp sgt i64 %ballot, 22
 422   br i1 %bc, label %true, label %false
 423 true:
 424   ret i32 42
 425 false:
 426   ret i32 33
 427 }
 428
 429 ; Input that is not constant or direct result of a compare.
 430 ; Tests setting 0 to inactive lanes.
 431 define amdgpu_ps void @non_cst_non_compare_input(ptr addrspace(1) %out, i32 %tid, i32 %cond) {
 432 ; CHECK-LABEL: non_cst_non_compare_input:
 433 ; CHECK:       ; %bb.0: ; %entry
 434 ; CHECK-NEXT:    s_and_b32 s0, 1, s0
 435 ; CHECK-NEXT:    v_cmp_ne_u32_e32 vcc, 0, v3
 436 ; CHECK-NEXT:    v_cmp_ne_u32_e64 s[0:1], 0, s0
 437 ; CHECK-NEXT:    s_and_saveexec_b64 s[2:3], vcc
 438 ; CHECK-NEXT:    s_xor_b64 s[2:3], exec, s[2:3]
 439 ; CHECK-NEXT:  ; %bb.1: ; %B
 440 ; CHECK-NEXT:    v_cmp_gt_u32_e32 vcc, 2, v2
 441 ; CHECK-NEXT:    s_andn2_b64 s[0:1], s[0:1], exec
 442 ; CHECK-NEXT:    s_and_b64 s[4:5], exec, vcc
 443 ; CHECK-NEXT:    s_or_b64 s[0:1], s[0:1], s[4:5]
 444 ; CHECK-NEXT:    ; implicit-def: $vgpr2
 445 ; CHECK-NEXT:  ; %bb.2: ; %Flow
 446 ; CHECK-NEXT:    s_andn2_saveexec_b64 s[2:3], s[2:3]
 447 ; CHECK-NEXT:  ; %bb.3: ; %A
 448 ; CHECK-NEXT:    v_cmp_le_u32_e32 vcc, 1, v2
 449 ; CHECK-NEXT:    s_andn2_b64 s[0:1], s[0:1], exec
 450 ; CHECK-NEXT:    s_and_b64 s[4:5], exec, vcc
 451 ; CHECK-NEXT:    s_or_b64 s[0:1], s[0:1], s[4:5]
 452 ; CHECK-NEXT:  ; %bb.4: ; %exit
 453 ; CHECK-NEXT:    s_or_b64 exec, exec, s[2:3]
 454 ; CHECK-NEXT:    s_and_b64 s[0:1], s[0:1], exec
 455 ; CHECK-NEXT:    v_mov_b32_e32 v3, s1
 456 ; CHECK-NEXT:    v_mov_b32_e32 v2, s0
 457 ; CHECK-NEXT:    global_store_dwordx2 v[0:1], v[2:3], off
 458 ; CHECK-NEXT:    s_endpgm
 459 entry:
 460   %cmp = icmp eq i32 %cond, 0
 461   br i1 %cmp, label %A, label %B
 462
 463 A:
 464   %val_A = icmp uge i32 %tid, 1
 465   br label %exit
 466
 467 B:
 468   %val_B = icmp ult i32 %tid, 2
 469   br label %exit
 470
 471 exit:
 472   %phi = phi i1 [ %val_A, %A ], [ %val_B, %B ]
 473   %ballot = call i64 @llvm.amdgcn.ballot.i64(i1 %phi)
 474   store i64 %ballot, ptr addrspace(1) %out
 475   ret void
 476 }