llvm/test/CodeGen/AMDGPU/dagcombine-fmul-sel.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py UTC_ARGS: --version 5
   2 ; RUN: llc -global-isel=0 -mtriple=amdgcn-amd-amdhsa -mcpu=gfx700 < %s | FileCheck -check-prefixes=GFX7,GFX7-SDAG %s
   3 ; RUN: llc -global-isel=1 -global-isel-abort=2 -mtriple=amdgcn-amd-amdhsa -mcpu=gfx700 < %s | FileCheck -check-prefixes=GFX7,GFX7-GISEL %s
   4 ; RUN: llc -global-isel=0 -mtriple=amdgcn-amd-amdhsa -mcpu=gfx900 < %s | FileCheck -check-prefixes=GFX9,GFX9-SDAG %s
   5 ; RUN: llc -global-isel=1 -global-isel-abort=2 -mtriple=amdgcn-amd-amdhsa -mcpu=gfx900 < %s | FileCheck -check-prefixes=GFX9,GFX9-GISEL %s
   6 ; RUN: llc -global-isel=0 -mtriple=amdgcn-amd-amdhsa -mcpu=gfx1030 < %s | FileCheck -check-prefixes=GFX10,GFX10-SDAG %s
   7 ; RUN: llc -global-isel=1 -global-isel-abort=2 -mtriple=amdgcn-amd-amdhsa -mcpu=gfx1030 < %s | FileCheck -check-prefixes=GFX10,GFX10-GISEL %s
   8 ; RUN: llc -global-isel=0 -mtriple=amdgcn-amd-amdhsa -mcpu=gfx1100 < %s | FileCheck -check-prefixes=GFX11,GFX11-SDAG %s
   9 ; RUN: llc -global-isel=1 -global-isel-abort=2 -mtriple=amdgcn-amd-amdhsa -mcpu=gfx1100 < %s | FileCheck -check-prefixes=GFX11,GFX11-GISEL %s
  10
  11 define float @fmul_select_f32_test1(float %x, i32 %bool.arg1, i32 %bool.arg2) {
  12 ; GFX7-LABEL: fmul_select_f32_test1:
  13 ; GFX7:       ; %bb.0:
  14 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
  15 ; GFX7-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
  16 ; GFX7-NEXT:    v_cndmask_b32_e64 v1, 1.0, 2.0, vcc
  17 ; GFX7-NEXT:    v_mul_f32_e32 v0, v0, v1
  18 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
  19 ;
  20 ; GFX9-LABEL: fmul_select_f32_test1:
  21 ; GFX9:       ; %bb.0:
  22 ; GFX9-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
  23 ; GFX9-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
  24 ; GFX9-NEXT:    v_cndmask_b32_e64 v1, 1.0, 2.0, vcc
  25 ; GFX9-NEXT:    v_mul_f32_e32 v0, v0, v1
  26 ; GFX9-NEXT:    s_setpc_b64 s[30:31]
  27 ;
  28 ; GFX10-LABEL: fmul_select_f32_test1:
  29 ; GFX10:       ; %bb.0:
  30 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
  31 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
  32 ; GFX10-NEXT:    v_cndmask_b32_e64 v1, 1.0, 2.0, vcc_lo
  33 ; GFX10-NEXT:    v_mul_f32_e32 v0, v0, v1
  34 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
  35 ;
  36 ; GFX11-LABEL: fmul_select_f32_test1:
  37 ; GFX11:       ; %bb.0:
  38 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
  39 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
  40 ; GFX11-NEXT:    v_cndmask_b32_e64 v1, 1.0, 2.0, vcc_lo
  41 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1)
  42 ; GFX11-NEXT:    v_mul_f32_e32 v0, v0, v1
  43 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
  44   %bool = icmp eq i32 %bool.arg1, %bool.arg2
  45   %y = select i1 %bool, float 2.000000e+00, float 1.000000e+00
  46   %ldexp = fmul float %x, %y
  47   ret float %ldexp
  48 }
  49
  50 define float @fmul_select_f32_test2(float %x, i32 %bool.arg1, i32 %bool.arg2) {
  51 ; GFX7-LABEL: fmul_select_f32_test2:
  52 ; GFX7:       ; %bb.0:
  53 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
  54 ; GFX7-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
  55 ; GFX7-NEXT:    v_cndmask_b32_e64 v1, 1.0, 0.5, vcc
  56 ; GFX7-NEXT:    v_mul_f32_e32 v0, v0, v1
  57 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
  58 ;
  59 ; GFX9-LABEL: fmul_select_f32_test2:
  60 ; GFX9:       ; %bb.0:
  61 ; GFX9-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
  62 ; GFX9-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
  63 ; GFX9-NEXT:    v_cndmask_b32_e64 v1, 1.0, 0.5, vcc
  64 ; GFX9-NEXT:    v_mul_f32_e32 v0, v0, v1
  65 ; GFX9-NEXT:    s_setpc_b64 s[30:31]
  66 ;
  67 ; GFX10-LABEL: fmul_select_f32_test2:
  68 ; GFX10:       ; %bb.0:
  69 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
  70 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
  71 ; GFX10-NEXT:    v_cndmask_b32_e64 v1, 1.0, 0.5, vcc_lo
  72 ; GFX10-NEXT:    v_mul_f32_e32 v0, v0, v1
  73 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
  74 ;
  75 ; GFX11-LABEL: fmul_select_f32_test2:
  76 ; GFX11:       ; %bb.0:
  77 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
  78 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
  79 ; GFX11-NEXT:    v_cndmask_b32_e64 v1, 1.0, 0.5, vcc_lo
  80 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1)
  81 ; GFX11-NEXT:    v_mul_f32_e32 v0, v0, v1
  82 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
  83   %bool = icmp eq i32 %bool.arg1, %bool.arg2
  84   %y = select i1 %bool, float 5.000000e-01, float 1.000000e+00
  85   %ldexp = fmul float %x, %y
  86   ret float %ldexp
  87 }
  88
  89 define <2 x float> @fmul_select_v2f32_test3(<2 x float> %x, <2 x i32> %bool.arg1, <2 x i32> %bool.arg2) {
  90 ; GFX7-SDAG-LABEL: fmul_select_v2f32_test3:
  91 ; GFX7-SDAG:       ; %bb.0:
  92 ; GFX7-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
  93 ; GFX7-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v3, v5
  94 ; GFX7-SDAG-NEXT:    v_cndmask_b32_e64 v3, 1.0, 2.0, vcc
  95 ; GFX7-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v4
  96 ; GFX7-SDAG-NEXT:    v_cndmask_b32_e64 v2, 1.0, 2.0, vcc
  97 ; GFX7-SDAG-NEXT:    v_mul_f32_e32 v0, v0, v2
  98 ; GFX7-SDAG-NEXT:    v_mul_f32_e32 v1, v1, v3
  99 ; GFX7-SDAG-NEXT:    s_setpc_b64 s[30:31]
 100 ;
 101 ; GFX7-GISEL-LABEL: fmul_select_v2f32_test3:
 102 ; GFX7-GISEL:       ; %bb.0:
 103 ; GFX7-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 104 ; GFX7-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v4
 105 ; GFX7-GISEL-NEXT:    v_cndmask_b32_e64 v2, 1.0, 2.0, vcc
 106 ; GFX7-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v3, v5
 107 ; GFX7-GISEL-NEXT:    v_cndmask_b32_e64 v3, 1.0, 2.0, vcc
 108 ; GFX7-GISEL-NEXT:    v_mul_f32_e32 v0, v0, v2
 109 ; GFX7-GISEL-NEXT:    v_mul_f32_e32 v1, v1, v3
 110 ; GFX7-GISEL-NEXT:    s_setpc_b64 s[30:31]
 111 ;
 112 ; GFX9-SDAG-LABEL: fmul_select_v2f32_test3:
 113 ; GFX9-SDAG:       ; %bb.0:
 114 ; GFX9-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 115 ; GFX9-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v3, v5
 116 ; GFX9-SDAG-NEXT:    v_cndmask_b32_e64 v3, 1.0, 2.0, vcc
 117 ; GFX9-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v4
 118 ; GFX9-SDAG-NEXT:    v_cndmask_b32_e64 v2, 1.0, 2.0, vcc
 119 ; GFX9-SDAG-NEXT:    v_mul_f32_e32 v0, v0, v2
 120 ; GFX9-SDAG-NEXT:    v_mul_f32_e32 v1, v1, v3
 121 ; GFX9-SDAG-NEXT:    s_setpc_b64 s[30:31]
 122 ;
 123 ; GFX9-GISEL-LABEL: fmul_select_v2f32_test3:
 124 ; GFX9-GISEL:       ; %bb.0:
 125 ; GFX9-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 126 ; GFX9-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v4
 127 ; GFX9-GISEL-NEXT:    v_cndmask_b32_e64 v2, 1.0, 2.0, vcc
 128 ; GFX9-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v3, v5
 129 ; GFX9-GISEL-NEXT:    v_cndmask_b32_e64 v3, 1.0, 2.0, vcc
 130 ; GFX9-GISEL-NEXT:    v_mul_f32_e32 v0, v0, v2
 131 ; GFX9-GISEL-NEXT:    v_mul_f32_e32 v1, v1, v3
 132 ; GFX9-GISEL-NEXT:    s_setpc_b64 s[30:31]
 133 ;
 134 ; GFX10-LABEL: fmul_select_v2f32_test3:
 135 ; GFX10:       ; %bb.0:
 136 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 137 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v4
 138 ; GFX10-NEXT:    v_cndmask_b32_e64 v2, 1.0, 2.0, vcc_lo
 139 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v3, v5
 140 ; GFX10-NEXT:    v_mul_f32_e32 v0, v0, v2
 141 ; GFX10-NEXT:    v_cndmask_b32_e64 v3, 1.0, 2.0, vcc_lo
 142 ; GFX10-NEXT:    v_mul_f32_e32 v1, v1, v3
 143 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
 144 ;
 145 ; GFX11-LABEL: fmul_select_v2f32_test3:
 146 ; GFX11:       ; %bb.0:
 147 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 148 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v4
 149 ; GFX11-NEXT:    v_cndmask_b32_e64 v2, 1.0, 2.0, vcc_lo
 150 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v3, v5
 151 ; GFX11-NEXT:    v_cndmask_b32_e64 v3, 1.0, 2.0, vcc_lo
 152 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1)
 153 ; GFX11-NEXT:    v_dual_mul_f32 v0, v0, v2 :: v_dual_mul_f32 v1, v1, v3
 154 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
 155   %bool = icmp eq <2 x i32> %bool.arg1, %bool.arg2
 156   %y = select <2 x i1> %bool, <2 x float> <float 2.000000e+00, float 2.000000e+00>, <2 x float> <float 1.000000e+00, float 1.000000e+00>
 157   %ldexp = fmul <2 x float> %x, %y
 158   ret <2 x float> %ldexp
 159 }
 160
 161 define <2 x float> @fmul_select_v2f32_test4(<2 x float> %x, <2 x i32> %bool.arg1, <2 x i32> %bool.arg2) {
 162 ; GFX7-SDAG-LABEL: fmul_select_v2f32_test4:
 163 ; GFX7-SDAG:       ; %bb.0:
 164 ; GFX7-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 165 ; GFX7-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v3, v5
 166 ; GFX7-SDAG-NEXT:    v_cndmask_b32_e64 v3, 1.0, 0.5, vcc
 167 ; GFX7-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v4
 168 ; GFX7-SDAG-NEXT:    v_cndmask_b32_e64 v2, 1.0, 0.5, vcc
 169 ; GFX7-SDAG-NEXT:    v_mul_f32_e32 v0, v0, v2
 170 ; GFX7-SDAG-NEXT:    v_mul_f32_e32 v1, v1, v3
 171 ; GFX7-SDAG-NEXT:    s_setpc_b64 s[30:31]
 172 ;
 173 ; GFX7-GISEL-LABEL: fmul_select_v2f32_test4:
 174 ; GFX7-GISEL:       ; %bb.0:
 175 ; GFX7-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 176 ; GFX7-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v4
 177 ; GFX7-GISEL-NEXT:    v_cndmask_b32_e64 v2, 1.0, 0.5, vcc
 178 ; GFX7-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v3, v5
 179 ; GFX7-GISEL-NEXT:    v_cndmask_b32_e64 v3, 1.0, 0.5, vcc
 180 ; GFX7-GISEL-NEXT:    v_mul_f32_e32 v0, v0, v2
 181 ; GFX7-GISEL-NEXT:    v_mul_f32_e32 v1, v1, v3
 182 ; GFX7-GISEL-NEXT:    s_setpc_b64 s[30:31]
 183 ;
 184 ; GFX9-SDAG-LABEL: fmul_select_v2f32_test4:
 185 ; GFX9-SDAG:       ; %bb.0:
 186 ; GFX9-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 187 ; GFX9-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v3, v5
 188 ; GFX9-SDAG-NEXT:    v_cndmask_b32_e64 v3, 1.0, 0.5, vcc
 189 ; GFX9-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v4
 190 ; GFX9-SDAG-NEXT:    v_cndmask_b32_e64 v2, 1.0, 0.5, vcc
 191 ; GFX9-SDAG-NEXT:    v_mul_f32_e32 v0, v0, v2
 192 ; GFX9-SDAG-NEXT:    v_mul_f32_e32 v1, v1, v3
 193 ; GFX9-SDAG-NEXT:    s_setpc_b64 s[30:31]
 194 ;
 195 ; GFX9-GISEL-LABEL: fmul_select_v2f32_test4:
 196 ; GFX9-GISEL:       ; %bb.0:
 197 ; GFX9-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 198 ; GFX9-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v4
 199 ; GFX9-GISEL-NEXT:    v_cndmask_b32_e64 v2, 1.0, 0.5, vcc
 200 ; GFX9-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v3, v5
 201 ; GFX9-GISEL-NEXT:    v_cndmask_b32_e64 v3, 1.0, 0.5, vcc
 202 ; GFX9-GISEL-NEXT:    v_mul_f32_e32 v0, v0, v2
 203 ; GFX9-GISEL-NEXT:    v_mul_f32_e32 v1, v1, v3
 204 ; GFX9-GISEL-NEXT:    s_setpc_b64 s[30:31]
 205 ;
 206 ; GFX10-LABEL: fmul_select_v2f32_test4:
 207 ; GFX10:       ; %bb.0:
 208 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 209 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v4
 210 ; GFX10-NEXT:    v_cndmask_b32_e64 v2, 1.0, 0.5, vcc_lo
 211 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v3, v5
 212 ; GFX10-NEXT:    v_mul_f32_e32 v0, v0, v2
 213 ; GFX10-NEXT:    v_cndmask_b32_e64 v3, 1.0, 0.5, vcc_lo
 214 ; GFX10-NEXT:    v_mul_f32_e32 v1, v1, v3
 215 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
 216 ;
 217 ; GFX11-LABEL: fmul_select_v2f32_test4:
 218 ; GFX11:       ; %bb.0:
 219 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 220 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v4
 221 ; GFX11-NEXT:    v_cndmask_b32_e64 v2, 1.0, 0.5, vcc_lo
 222 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v3, v5
 223 ; GFX11-NEXT:    v_cndmask_b32_e64 v3, 1.0, 0.5, vcc_lo
 224 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1)
 225 ; GFX11-NEXT:    v_dual_mul_f32 v0, v0, v2 :: v_dual_mul_f32 v1, v1, v3
 226 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
 227   %bool = icmp eq <2 x i32> %bool.arg1, %bool.arg2
 228   %y = select <2 x i1> %bool, <2 x float> <float 5.000000e-01, float 5.000000e-01>, <2 x float> <float 1.000000e+00, float 1.000000e+00>
 229   %ldexp = fmul <2 x float> %x, %y
 230   ret <2 x float> %ldexp
 231 }
 232
 233 define float @fmul_select_f32_test5(float %x, i32 %bool.arg1, i32 %bool.arg2) {
 234 ; GFX7-LABEL: fmul_select_f32_test5:
 235 ; GFX7:       ; %bb.0:
 236 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 237 ; GFX7-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
 238 ; GFX7-NEXT:    v_cndmask_b32_e64 v1, -1.0, -2.0, vcc
 239 ; GFX7-NEXT:    v_mul_f32_e32 v0, v0, v1
 240 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
 241 ;
 242 ; GFX9-LABEL: fmul_select_f32_test5:
 243 ; GFX9:       ; %bb.0:
 244 ; GFX9-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 245 ; GFX9-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
 246 ; GFX9-NEXT:    v_cndmask_b32_e64 v1, -1.0, -2.0, vcc
 247 ; GFX9-NEXT:    v_mul_f32_e32 v0, v0, v1
 248 ; GFX9-NEXT:    s_setpc_b64 s[30:31]
 249 ;
 250 ; GFX10-LABEL: fmul_select_f32_test5:
 251 ; GFX10:       ; %bb.0:
 252 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 253 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
 254 ; GFX10-NEXT:    v_cndmask_b32_e64 v1, -1.0, -2.0, vcc_lo
 255 ; GFX10-NEXT:    v_mul_f32_e32 v0, v0, v1
 256 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
 257 ;
 258 ; GFX11-LABEL: fmul_select_f32_test5:
 259 ; GFX11:       ; %bb.0:
 260 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 261 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
 262 ; GFX11-NEXT:    v_cndmask_b32_e64 v1, -1.0, -2.0, vcc_lo
 263 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1)
 264 ; GFX11-NEXT:    v_mul_f32_e32 v0, v0, v1
 265 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
 266   %bool = icmp eq i32 %bool.arg1, %bool.arg2
 267   %y = select i1 %bool, float -2.000000e+00, float -1.000000e+00
 268   %ldexp = fmul float %x, %y
 269   ret float %ldexp
 270 }
 271
 272 define float @fmul_select_f32_test6(float %x, i32 %bool.arg1, i32 %bool.arg2) {
 273 ; GFX7-SDAG-LABEL: fmul_select_f32_test6:
 274 ; GFX7-SDAG:       ; %bb.0:
 275 ; GFX7-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 276 ; GFX7-SDAG-NEXT:    v_mov_b32_e32 v3, 0x41000000
 277 ; GFX7-SDAG-NEXT:    v_mov_b32_e32 v4, 0xc0400000
 278 ; GFX7-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
 279 ; GFX7-SDAG-NEXT:    v_cndmask_b32_e32 v1, v3, v4, vcc
 280 ; GFX7-SDAG-NEXT:    v_mul_f32_e32 v0, v0, v1
 281 ; GFX7-SDAG-NEXT:    s_setpc_b64 s[30:31]
 282 ;
 283 ; GFX7-GISEL-LABEL: fmul_select_f32_test6:
 284 ; GFX7-GISEL:       ; %bb.0:
 285 ; GFX7-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 286 ; GFX7-GISEL-NEXT:    v_mov_b32_e32 v3, 0xc0400000
 287 ; GFX7-GISEL-NEXT:    v_mov_b32_e32 v4, 0x41000000
 288 ; GFX7-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
 289 ; GFX7-GISEL-NEXT:    v_cndmask_b32_e32 v1, v4, v3, vcc
 290 ; GFX7-GISEL-NEXT:    v_mul_f32_e32 v0, v0, v1
 291 ; GFX7-GISEL-NEXT:    s_setpc_b64 s[30:31]
 292 ;
 293 ; GFX9-SDAG-LABEL: fmul_select_f32_test6:
 294 ; GFX9-SDAG:       ; %bb.0:
 295 ; GFX9-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 296 ; GFX9-SDAG-NEXT:    v_mov_b32_e32 v3, 0x41000000
 297 ; GFX9-SDAG-NEXT:    v_mov_b32_e32 v4, 0xc0400000
 298 ; GFX9-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
 299 ; GFX9-SDAG-NEXT:    v_cndmask_b32_e32 v1, v3, v4, vcc
 300 ; GFX9-SDAG-NEXT:    v_mul_f32_e32 v0, v0, v1
 301 ; GFX9-SDAG-NEXT:    s_setpc_b64 s[30:31]
 302 ;
 303 ; GFX9-GISEL-LABEL: fmul_select_f32_test6:
 304 ; GFX9-GISEL:       ; %bb.0:
 305 ; GFX9-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 306 ; GFX9-GISEL-NEXT:    v_mov_b32_e32 v3, 0xc0400000
 307 ; GFX9-GISEL-NEXT:    v_mov_b32_e32 v4, 0x41000000
 308 ; GFX9-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
 309 ; GFX9-GISEL-NEXT:    v_cndmask_b32_e32 v1, v4, v3, vcc
 310 ; GFX9-GISEL-NEXT:    v_mul_f32_e32 v0, v0, v1
 311 ; GFX9-GISEL-NEXT:    s_setpc_b64 s[30:31]
 312 ;
 313 ; GFX10-SDAG-LABEL: fmul_select_f32_test6:
 314 ; GFX10-SDAG:       ; %bb.0:
 315 ; GFX10-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 316 ; GFX10-SDAG-NEXT:    v_mov_b32_e32 v3, 0xc0400000
 317 ; GFX10-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
 318 ; GFX10-SDAG-NEXT:    v_cndmask_b32_e32 v1, 0x41000000, v3, vcc_lo
 319 ; GFX10-SDAG-NEXT:    v_mul_f32_e32 v0, v0, v1
 320 ; GFX10-SDAG-NEXT:    s_setpc_b64 s[30:31]
 321 ;
 322 ; GFX10-GISEL-LABEL: fmul_select_f32_test6:
 323 ; GFX10-GISEL:       ; %bb.0:
 324 ; GFX10-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 325 ; GFX10-GISEL-NEXT:    v_mov_b32_e32 v3, 0x41000000
 326 ; GFX10-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
 327 ; GFX10-GISEL-NEXT:    v_cndmask_b32_e64 v1, v3, 0xc0400000, vcc_lo
 328 ; GFX10-GISEL-NEXT:    v_mul_f32_e32 v0, v0, v1
 329 ; GFX10-GISEL-NEXT:    s_setpc_b64 s[30:31]
 330 ;
 331 ; GFX11-SDAG-LABEL: fmul_select_f32_test6:
 332 ; GFX11-SDAG:       ; %bb.0:
 333 ; GFX11-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 334 ; GFX11-SDAG-NEXT:    v_mov_b32_e32 v3, 0xc0400000
 335 ; GFX11-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
 336 ; GFX11-SDAG-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(NEXT) | instid1(VALU_DEP_1)
 337 ; GFX11-SDAG-NEXT:    v_cndmask_b32_e32 v1, 0x41000000, v3, vcc_lo
 338 ; GFX11-SDAG-NEXT:    v_mul_f32_e32 v0, v0, v1
 339 ; GFX11-SDAG-NEXT:    s_setpc_b64 s[30:31]
 340 ;
 341 ; GFX11-GISEL-LABEL: fmul_select_f32_test6:
 342 ; GFX11-GISEL:       ; %bb.0:
 343 ; GFX11-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 344 ; GFX11-GISEL-NEXT:    v_mov_b32_e32 v3, 0x41000000
 345 ; GFX11-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
 346 ; GFX11-GISEL-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(NEXT) | instid1(VALU_DEP_1)
 347 ; GFX11-GISEL-NEXT:    v_cndmask_b32_e64 v1, v3, 0xc0400000, vcc_lo
 348 ; GFX11-GISEL-NEXT:    v_mul_f32_e32 v0, v0, v1
 349 ; GFX11-GISEL-NEXT:    s_setpc_b64 s[30:31]
 350   %bool = icmp eq i32 %bool.arg1, %bool.arg2
 351   %y = select i1 %bool, float -3.000000e+00, float 8.000000e+00
 352   %ldexp = fmul float %x, %y
 353   ret float %ldexp
 354 }
 355
 356 define float @fmul_select_f32_test7_sel_log2val_pos59_pos92(float %x, i32 %bool.arg1, i32 %bool.arg2) {
 357 ; GFX7-LABEL: fmul_select_f32_test7_sel_log2val_pos59_pos92:
 358 ; GFX7:       ; %bb.0:
 359 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 360 ; GFX7-NEXT:    v_mov_b32_e32 v3, 0x5c
 361 ; GFX7-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
 362 ; GFX7-NEXT:    v_cndmask_b32_e64 v1, v3, 59, vcc
 363 ; GFX7-NEXT:    v_ldexp_f32_e32 v0, v0, v1
 364 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
 365 ;
 366 ; GFX9-LABEL: fmul_select_f32_test7_sel_log2val_pos59_pos92:
 367 ; GFX9:       ; %bb.0:
 368 ; GFX9-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 369 ; GFX9-NEXT:    v_mov_b32_e32 v3, 0x5c
 370 ; GFX9-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
 371 ; GFX9-NEXT:    v_cndmask_b32_e64 v1, v3, 59, vcc
 372 ; GFX9-NEXT:    v_ldexp_f32 v0, v0, v1
 373 ; GFX9-NEXT:    s_setpc_b64 s[30:31]
 374 ;
 375 ; GFX10-LABEL: fmul_select_f32_test7_sel_log2val_pos59_pos92:
 376 ; GFX10:       ; %bb.0:
 377 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 378 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
 379 ; GFX10-NEXT:    v_cndmask_b32_e64 v1, 0x5c, 59, vcc_lo
 380 ; GFX10-NEXT:    v_ldexp_f32 v0, v0, v1
 381 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
 382 ;
 383 ; GFX11-LABEL: fmul_select_f32_test7_sel_log2val_pos59_pos92:
 384 ; GFX11:       ; %bb.0:
 385 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 386 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
 387 ; GFX11-NEXT:    v_cndmask_b32_e64 v1, 0x5c, 59, vcc_lo
 388 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1)
 389 ; GFX11-NEXT:    v_ldexp_f32 v0, v0, v1
 390 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
 391   %bool = icmp eq i32 %bool.arg1, %bool.arg2
 392   %y = select i1 %bool, float 0x43A0000000000000, float 0x45B0000000000000
 393   %ldexp = fmul float %x, %y
 394   ret float %ldexp
 395 }
 396
 397 define float @fmul_select_f32_test8(float %x, i32 %bool.arg1, i32 %bool.arg2) {
 398 ; GFX7-SDAG-LABEL: fmul_select_f32_test8:
 399 ; GFX7-SDAG:       ; %bb.0:
 400 ; GFX7-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 401 ; GFX7-SDAG-NEXT:    v_mov_b32_e32 v3, 0xc1000000
 402 ; GFX7-SDAG-NEXT:    v_mov_b32_e32 v4, 0x41800000
 403 ; GFX7-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
 404 ; GFX7-SDAG-NEXT:    v_cndmask_b32_e32 v1, v3, v4, vcc
 405 ; GFX7-SDAG-NEXT:    v_mul_f32_e32 v0, v0, v1
 406 ; GFX7-SDAG-NEXT:    s_setpc_b64 s[30:31]
 407 ;
 408 ; GFX7-GISEL-LABEL: fmul_select_f32_test8:
 409 ; GFX7-GISEL:       ; %bb.0:
 410 ; GFX7-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 411 ; GFX7-GISEL-NEXT:    v_mov_b32_e32 v3, 0x41800000
 412 ; GFX7-GISEL-NEXT:    v_mov_b32_e32 v4, 0xc1000000
 413 ; GFX7-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
 414 ; GFX7-GISEL-NEXT:    v_cndmask_b32_e32 v1, v4, v3, vcc
 415 ; GFX7-GISEL-NEXT:    v_mul_f32_e32 v0, v0, v1
 416 ; GFX7-GISEL-NEXT:    s_setpc_b64 s[30:31]
 417 ;
 418 ; GFX9-SDAG-LABEL: fmul_select_f32_test8:
 419 ; GFX9-SDAG:       ; %bb.0:
 420 ; GFX9-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 421 ; GFX9-SDAG-NEXT:    v_mov_b32_e32 v3, 0xc1000000
 422 ; GFX9-SDAG-NEXT:    v_mov_b32_e32 v4, 0x41800000
 423 ; GFX9-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
 424 ; GFX9-SDAG-NEXT:    v_cndmask_b32_e32 v1, v3, v4, vcc
 425 ; GFX9-SDAG-NEXT:    v_mul_f32_e32 v0, v0, v1
 426 ; GFX9-SDAG-NEXT:    s_setpc_b64 s[30:31]
 427 ;
 428 ; GFX9-GISEL-LABEL: fmul_select_f32_test8:
 429 ; GFX9-GISEL:       ; %bb.0:
 430 ; GFX9-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 431 ; GFX9-GISEL-NEXT:    v_mov_b32_e32 v3, 0x41800000
 432 ; GFX9-GISEL-NEXT:    v_mov_b32_e32 v4, 0xc1000000
 433 ; GFX9-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
 434 ; GFX9-GISEL-NEXT:    v_cndmask_b32_e32 v1, v4, v3, vcc
 435 ; GFX9-GISEL-NEXT:    v_mul_f32_e32 v0, v0, v1
 436 ; GFX9-GISEL-NEXT:    s_setpc_b64 s[30:31]
 437 ;
 438 ; GFX10-SDAG-LABEL: fmul_select_f32_test8:
 439 ; GFX10-SDAG:       ; %bb.0:
 440 ; GFX10-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 441 ; GFX10-SDAG-NEXT:    v_mov_b32_e32 v3, 0x41800000
 442 ; GFX10-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
 443 ; GFX10-SDAG-NEXT:    v_cndmask_b32_e32 v1, 0xc1000000, v3, vcc_lo
 444 ; GFX10-SDAG-NEXT:    v_mul_f32_e32 v0, v0, v1
 445 ; GFX10-SDAG-NEXT:    s_setpc_b64 s[30:31]
 446 ;
 447 ; GFX10-GISEL-LABEL: fmul_select_f32_test8:
 448 ; GFX10-GISEL:       ; %bb.0:
 449 ; GFX10-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 450 ; GFX10-GISEL-NEXT:    v_mov_b32_e32 v3, 0xc1000000
 451 ; GFX10-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
 452 ; GFX10-GISEL-NEXT:    v_cndmask_b32_e64 v1, v3, 0x41800000, vcc_lo
 453 ; GFX10-GISEL-NEXT:    v_mul_f32_e32 v0, v0, v1
 454 ; GFX10-GISEL-NEXT:    s_setpc_b64 s[30:31]
 455 ;
 456 ; GFX11-SDAG-LABEL: fmul_select_f32_test8:
 457 ; GFX11-SDAG:       ; %bb.0:
 458 ; GFX11-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 459 ; GFX11-SDAG-NEXT:    v_mov_b32_e32 v3, 0x41800000
 460 ; GFX11-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
 461 ; GFX11-SDAG-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(NEXT) | instid1(VALU_DEP_1)
 462 ; GFX11-SDAG-NEXT:    v_cndmask_b32_e32 v1, 0xc1000000, v3, vcc_lo
 463 ; GFX11-SDAG-NEXT:    v_mul_f32_e32 v0, v0, v1
 464 ; GFX11-SDAG-NEXT:    s_setpc_b64 s[30:31]
 465 ;
 466 ; GFX11-GISEL-LABEL: fmul_select_f32_test8:
 467 ; GFX11-GISEL:       ; %bb.0:
 468 ; GFX11-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 469 ; GFX11-GISEL-NEXT:    v_mov_b32_e32 v3, 0xc1000000
 470 ; GFX11-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
 471 ; GFX11-GISEL-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(NEXT) | instid1(VALU_DEP_1)
 472 ; GFX11-GISEL-NEXT:    v_cndmask_b32_e64 v1, v3, 0x41800000, vcc_lo
 473 ; GFX11-GISEL-NEXT:    v_mul_f32_e32 v0, v0, v1
 474 ; GFX11-GISEL-NEXT:    s_setpc_b64 s[30:31]
 475   %bool = icmp eq i32 %bool.arg1, %bool.arg2
 476   %y = select i1 %bool, float 1.600000e+01, float -8.000000e+00
 477   %ldexp = fmul float %x, %y
 478   ret float %ldexp
 479 }
 480
 481 define float @fmul_select_f32_test9(float %x, i32 %bool.arg1, i32 %bool.arg2) {
 482 ; GFX7-LABEL: fmul_select_f32_test9:
 483 ; GFX7:       ; %bb.0:
 484 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 485 ; GFX7-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
 486 ; GFX7-NEXT:    v_cndmask_b32_e64 v1, 2.0, 0, vcc
 487 ; GFX7-NEXT:    v_mul_f32_e32 v0, v0, v1
 488 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
 489 ;
 490 ; GFX9-LABEL: fmul_select_f32_test9:
 491 ; GFX9:       ; %bb.0:
 492 ; GFX9-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 493 ; GFX9-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
 494 ; GFX9-NEXT:    v_cndmask_b32_e64 v1, 2.0, 0, vcc
 495 ; GFX9-NEXT:    v_mul_f32_e32 v0, v0, v1
 496 ; GFX9-NEXT:    s_setpc_b64 s[30:31]
 497 ;
 498 ; GFX10-LABEL: fmul_select_f32_test9:
 499 ; GFX10:       ; %bb.0:
 500 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 501 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
 502 ; GFX10-NEXT:    v_cndmask_b32_e64 v1, 2.0, 0, vcc_lo
 503 ; GFX10-NEXT:    v_mul_f32_e32 v0, v0, v1
 504 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
 505 ;
 506 ; GFX11-LABEL: fmul_select_f32_test9:
 507 ; GFX11:       ; %bb.0:
 508 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 509 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
 510 ; GFX11-NEXT:    v_cndmask_b32_e64 v1, 2.0, 0, vcc_lo
 511 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1)
 512 ; GFX11-NEXT:    v_mul_f32_e32 v0, v0, v1
 513 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
 514   %bool = icmp eq i32 %bool.arg1, %bool.arg2
 515   %y = select i1 %bool, float 0.000000e+00, float 2.000000e+00
 516   %ldexp = fmul float %x, %y
 517   ret float %ldexp
 518 }
 519
 520 define float @fmul_select_f32_test10(float %x, i32 %bool.arg1, i32 %bool.arg2) {
 521 ; GFX7-LABEL: fmul_select_f32_test10:
 522 ; GFX7:       ; %bb.0:
 523 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 524 ; GFX7-NEXT:    v_bfrev_b32_e32 v3, 1
 525 ; GFX7-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
 526 ; GFX7-NEXT:    v_cndmask_b32_e32 v1, 0, v3, vcc
 527 ; GFX7-NEXT:    v_mul_f32_e32 v0, v0, v1
 528 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
 529 ;
 530 ; GFX9-LABEL: fmul_select_f32_test10:
 531 ; GFX9:       ; %bb.0:
 532 ; GFX9-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 533 ; GFX9-NEXT:    v_bfrev_b32_e32 v3, 1
 534 ; GFX9-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
 535 ; GFX9-NEXT:    v_cndmask_b32_e32 v1, 0, v3, vcc
 536 ; GFX9-NEXT:    v_mul_f32_e32 v0, v0, v1
 537 ; GFX9-NEXT:    s_setpc_b64 s[30:31]
 538 ;
 539 ; GFX10-LABEL: fmul_select_f32_test10:
 540 ; GFX10:       ; %bb.0:
 541 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 542 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
 543 ; GFX10-NEXT:    v_cndmask_b32_e64 v1, 0, 0x80000000, vcc_lo
 544 ; GFX10-NEXT:    v_mul_f32_e32 v0, v0, v1
 545 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
 546 ;
 547 ; GFX11-LABEL: fmul_select_f32_test10:
 548 ; GFX11:       ; %bb.0:
 549 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 550 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
 551 ; GFX11-NEXT:    v_cndmask_b32_e64 v1, 0, 0x80000000, vcc_lo
 552 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1)
 553 ; GFX11-NEXT:    v_mul_f32_e32 v0, v0, v1
 554 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
 555   %bool = icmp eq i32 %bool.arg1, %bool.arg2
 556   %y = select i1 %bool, float -0.000000e+00, float 0.000000e+00
 557   %ldexp = fmul float %x, %y
 558   ret float %ldexp
 559 }
 560
 561 define float @fmul_select_f32_test11_sel_log2val_pos78_pos56(float %x, i32 %bool.arg1, i32 %bool.arg2) {
 562 ; GFX7-LABEL: fmul_select_f32_test11_sel_log2val_pos78_pos56:
 563 ; GFX7:       ; %bb.0:
 564 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 565 ; GFX7-NEXT:    v_mov_b32_e32 v3, 0x4e
 566 ; GFX7-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
 567 ; GFX7-NEXT:    v_cndmask_b32_e32 v1, 56, v3, vcc
 568 ; GFX7-NEXT:    v_ldexp_f32_e64 v0, -v0, v1
 569 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
 570 ;
 571 ; GFX9-LABEL: fmul_select_f32_test11_sel_log2val_pos78_pos56:
 572 ; GFX9:       ; %bb.0:
 573 ; GFX9-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 574 ; GFX9-NEXT:    v_mov_b32_e32 v3, 0x4e
 575 ; GFX9-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
 576 ; GFX9-NEXT:    v_cndmask_b32_e32 v1, 56, v3, vcc
 577 ; GFX9-NEXT:    v_ldexp_f32 v0, -v0, v1
 578 ; GFX9-NEXT:    s_setpc_b64 s[30:31]
 579 ;
 580 ; GFX10-LABEL: fmul_select_f32_test11_sel_log2val_pos78_pos56:
 581 ; GFX10:       ; %bb.0:
 582 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 583 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
 584 ; GFX10-NEXT:    v_cndmask_b32_e64 v1, 56, 0x4e, vcc_lo
 585 ; GFX10-NEXT:    v_ldexp_f32 v0, -v0, v1
 586 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
 587 ;
 588 ; GFX11-LABEL: fmul_select_f32_test11_sel_log2val_pos78_pos56:
 589 ; GFX11:       ; %bb.0:
 590 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 591 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
 592 ; GFX11-NEXT:    v_cndmask_b32_e64 v1, 56, 0x4e, vcc_lo
 593 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1)
 594 ; GFX11-NEXT:    v_ldexp_f32 v0, -v0, v1
 595 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
 596   %bool = icmp eq i32 %bool.arg1, %bool.arg2
 597   %y = select i1 %bool, float 0xC4D0000000000000, float 0xC370000000000000
 598   %ldexp = fmul float %x, %y
 599   ret float %ldexp
 600 }
 601
 602 define float @fmul_select_f32_test12_sel_log2val_neg48_pos68(float %x, i32 %bool.arg1, i32 %bool.arg2) {
 603 ; GFX7-SDAG-LABEL: fmul_select_f32_test12_sel_log2val_neg48_pos68:
 604 ; GFX7-SDAG:       ; %bb.0:
 605 ; GFX7-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 606 ; GFX7-SDAG-NEXT:    v_mov_b32_e32 v3, 0x44
 607 ; GFX7-SDAG-NEXT:    v_not_b32_e32 v4, 47
 608 ; GFX7-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
 609 ; GFX7-SDAG-NEXT:    v_cndmask_b32_e32 v1, v3, v4, vcc
 610 ; GFX7-SDAG-NEXT:    v_ldexp_f32_e32 v0, v0, v1
 611 ; GFX7-SDAG-NEXT:    s_setpc_b64 s[30:31]
 612 ;
 613 ; GFX7-GISEL-LABEL: fmul_select_f32_test12_sel_log2val_neg48_pos68:
 614 ; GFX7-GISEL:       ; %bb.0:
 615 ; GFX7-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 616 ; GFX7-GISEL-NEXT:    v_not_b32_e32 v3, 47
 617 ; GFX7-GISEL-NEXT:    v_mov_b32_e32 v4, 0x44
 618 ; GFX7-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
 619 ; GFX7-GISEL-NEXT:    v_cndmask_b32_e32 v1, v4, v3, vcc
 620 ; GFX7-GISEL-NEXT:    v_ldexp_f32_e32 v0, v0, v1
 621 ; GFX7-GISEL-NEXT:    s_setpc_b64 s[30:31]
 622 ;
 623 ; GFX9-SDAG-LABEL: fmul_select_f32_test12_sel_log2val_neg48_pos68:
 624 ; GFX9-SDAG:       ; %bb.0:
 625 ; GFX9-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 626 ; GFX9-SDAG-NEXT:    v_mov_b32_e32 v3, 0x44
 627 ; GFX9-SDAG-NEXT:    v_not_b32_e32 v4, 47
 628 ; GFX9-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
 629 ; GFX9-SDAG-NEXT:    v_cndmask_b32_e32 v1, v3, v4, vcc
 630 ; GFX9-SDAG-NEXT:    v_ldexp_f32 v0, v0, v1
 631 ; GFX9-SDAG-NEXT:    s_setpc_b64 s[30:31]
 632 ;
 633 ; GFX9-GISEL-LABEL: fmul_select_f32_test12_sel_log2val_neg48_pos68:
 634 ; GFX9-GISEL:       ; %bb.0:
 635 ; GFX9-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 636 ; GFX9-GISEL-NEXT:    v_not_b32_e32 v3, 47
 637 ; GFX9-GISEL-NEXT:    v_mov_b32_e32 v4, 0x44
 638 ; GFX9-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
 639 ; GFX9-GISEL-NEXT:    v_cndmask_b32_e32 v1, v4, v3, vcc
 640 ; GFX9-GISEL-NEXT:    v_ldexp_f32 v0, v0, v1
 641 ; GFX9-GISEL-NEXT:    s_setpc_b64 s[30:31]
 642 ;
 643 ; GFX10-SDAG-LABEL: fmul_select_f32_test12_sel_log2val_neg48_pos68:
 644 ; GFX10-SDAG:       ; %bb.0:
 645 ; GFX10-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 646 ; GFX10-SDAG-NEXT:    v_not_b32_e32 v3, 47
 647 ; GFX10-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
 648 ; GFX10-SDAG-NEXT:    v_cndmask_b32_e32 v1, 0x44, v3, vcc_lo
 649 ; GFX10-SDAG-NEXT:    v_ldexp_f32 v0, v0, v1
 650 ; GFX10-SDAG-NEXT:    s_setpc_b64 s[30:31]
 651 ;
 652 ; GFX10-GISEL-LABEL: fmul_select_f32_test12_sel_log2val_neg48_pos68:
 653 ; GFX10-GISEL:       ; %bb.0:
 654 ; GFX10-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 655 ; GFX10-GISEL-NEXT:    v_mov_b32_e32 v3, 0x44
 656 ; GFX10-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
 657 ; GFX10-GISEL-NEXT:    v_cndmask_b32_e64 v1, v3, 0xffffffd0, vcc_lo
 658 ; GFX10-GISEL-NEXT:    v_ldexp_f32 v0, v0, v1
 659 ; GFX10-GISEL-NEXT:    s_setpc_b64 s[30:31]
 660 ;
 661 ; GFX11-SDAG-LABEL: fmul_select_f32_test12_sel_log2val_neg48_pos68:
 662 ; GFX11-SDAG:       ; %bb.0:
 663 ; GFX11-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 664 ; GFX11-SDAG-NEXT:    v_not_b32_e32 v3, 47
 665 ; GFX11-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
 666 ; GFX11-SDAG-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(NEXT) | instid1(VALU_DEP_1)
 667 ; GFX11-SDAG-NEXT:    v_cndmask_b32_e32 v1, 0x44, v3, vcc_lo
 668 ; GFX11-SDAG-NEXT:    v_ldexp_f32 v0, v0, v1
 669 ; GFX11-SDAG-NEXT:    s_setpc_b64 s[30:31]
 670 ;
 671 ; GFX11-GISEL-LABEL: fmul_select_f32_test12_sel_log2val_neg48_pos68:
 672 ; GFX11-GISEL:       ; %bb.0:
 673 ; GFX11-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 674 ; GFX11-GISEL-NEXT:    v_mov_b32_e32 v3, 0x44
 675 ; GFX11-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
 676 ; GFX11-GISEL-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(NEXT) | instid1(VALU_DEP_1)
 677 ; GFX11-GISEL-NEXT:    v_cndmask_b32_e64 v1, v3, 0xffffffd0, vcc_lo
 678 ; GFX11-GISEL-NEXT:    v_ldexp_f32 v0, v0, v1
 679 ; GFX11-GISEL-NEXT:    s_setpc_b64 s[30:31]
 680   %bool = icmp eq i32 %bool.arg1, %bool.arg2
 681   %y = select i1 %bool, float 0x3CF0000000000000, float 0x4430000000000000
 682   %ldexp = fmul float %x, %y
 683   ret float %ldexp
 684 }
 685
 686 define double @fmul_select_f64_test1(double %x, i32 %bool.arg1, i32 %bool.arg2) {
 687 ; GFX7-LABEL: fmul_select_f64_test1:
 688 ; GFX7:       ; %bb.0:
 689 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 690 ; GFX7-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v3
 691 ; GFX7-NEXT:    v_cndmask_b32_e64 v2, 0, 1, vcc
 692 ; GFX7-NEXT:    v_ldexp_f64 v[0:1], v[0:1], v2
 693 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
 694 ;
 695 ; GFX9-LABEL: fmul_select_f64_test1:
 696 ; GFX9:       ; %bb.0:
 697 ; GFX9-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 698 ; GFX9-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v3
 699 ; GFX9-NEXT:    v_cndmask_b32_e64 v2, 0, 1, vcc
 700 ; GFX9-NEXT:    v_ldexp_f64 v[0:1], v[0:1], v2
 701 ; GFX9-NEXT:    s_setpc_b64 s[30:31]
 702 ;
 703 ; GFX10-LABEL: fmul_select_f64_test1:
 704 ; GFX10:       ; %bb.0:
 705 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 706 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v3
 707 ; GFX10-NEXT:    v_cndmask_b32_e64 v2, 0, 1, vcc_lo
 708 ; GFX10-NEXT:    v_ldexp_f64 v[0:1], v[0:1], v2
 709 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
 710 ;
 711 ; GFX11-LABEL: fmul_select_f64_test1:
 712 ; GFX11:       ; %bb.0:
 713 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 714 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v3
 715 ; GFX11-NEXT:    v_cndmask_b32_e64 v2, 0, 1, vcc_lo
 716 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1)
 717 ; GFX11-NEXT:    v_ldexp_f64 v[0:1], v[0:1], v2
 718 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
 719   %bool = icmp eq i32 %bool.arg1, %bool.arg2
 720   %y = select i1 %bool, double 2.000000e+00, double 1.000000e+00
 721   %ldexp = fmul double %x, %y
 722   ret double %ldexp
 723 }
 724
 725 define double @fmul_select_f64_test2(double %x, i32 %bool.arg1, i32 %bool.arg2) {
 726 ; GFX7-LABEL: fmul_select_f64_test2:
 727 ; GFX7:       ; %bb.0:
 728 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 729 ; GFX7-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v3
 730 ; GFX7-NEXT:    v_cndmask_b32_e64 v2, 0, -1, vcc
 731 ; GFX7-NEXT:    v_ldexp_f64 v[0:1], v[0:1], v2
 732 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
 733 ;
 734 ; GFX9-LABEL: fmul_select_f64_test2:
 735 ; GFX9:       ; %bb.0:
 736 ; GFX9-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 737 ; GFX9-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v3
 738 ; GFX9-NEXT:    v_cndmask_b32_e64 v2, 0, -1, vcc
 739 ; GFX9-NEXT:    v_ldexp_f64 v[0:1], v[0:1], v2
 740 ; GFX9-NEXT:    s_setpc_b64 s[30:31]
 741 ;
 742 ; GFX10-LABEL: fmul_select_f64_test2:
 743 ; GFX10:       ; %bb.0:
 744 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 745 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v3
 746 ; GFX10-NEXT:    v_cndmask_b32_e64 v2, 0, -1, vcc_lo
 747 ; GFX10-NEXT:    v_ldexp_f64 v[0:1], v[0:1], v2
 748 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
 749 ;
 750 ; GFX11-LABEL: fmul_select_f64_test2:
 751 ; GFX11:       ; %bb.0:
 752 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 753 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v3
 754 ; GFX11-NEXT:    v_cndmask_b32_e64 v2, 0, -1, vcc_lo
 755 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1)
 756 ; GFX11-NEXT:    v_ldexp_f64 v[0:1], v[0:1], v2
 757 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
 758   %bool = icmp eq i32 %bool.arg1, %bool.arg2
 759   %y = select i1 %bool, double 5.000000e-01, double 1.000000e+00
 760   %ldexp = fmul double %x, %y
 761   ret double %ldexp
 762 }
 763
 764 define <2 x double> @fmul_select_v2f64_test3(<2 x double> %x, <2 x i32> %bool.arg1, <2 x i32> %bool.arg2) {
 765 ; GFX7-LABEL: fmul_select_v2f64_test3:
 766 ; GFX7:       ; %bb.0:
 767 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 768 ; GFX7-NEXT:    v_cmp_eq_u32_e32 vcc, v4, v6
 769 ; GFX7-NEXT:    v_cndmask_b32_e64 v4, 0, 1, vcc
 770 ; GFX7-NEXT:    v_cmp_eq_u32_e32 vcc, v5, v7
 771 ; GFX7-NEXT:    v_ldexp_f64 v[0:1], v[0:1], v4
 772 ; GFX7-NEXT:    v_cndmask_b32_e64 v4, 0, 1, vcc
 773 ; GFX7-NEXT:    v_ldexp_f64 v[2:3], v[2:3], v4
 774 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
 775 ;
 776 ; GFX9-LABEL: fmul_select_v2f64_test3:
 777 ; GFX9:       ; %bb.0:
 778 ; GFX9-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 779 ; GFX9-NEXT:    v_cmp_eq_u32_e32 vcc, v4, v6
 780 ; GFX9-NEXT:    v_cndmask_b32_e64 v4, 0, 1, vcc
 781 ; GFX9-NEXT:    v_cmp_eq_u32_e32 vcc, v5, v7
 782 ; GFX9-NEXT:    v_ldexp_f64 v[0:1], v[0:1], v4
 783 ; GFX9-NEXT:    v_cndmask_b32_e64 v4, 0, 1, vcc
 784 ; GFX9-NEXT:    v_ldexp_f64 v[2:3], v[2:3], v4
 785 ; GFX9-NEXT:    s_setpc_b64 s[30:31]
 786 ;
 787 ; GFX10-LABEL: fmul_select_v2f64_test3:
 788 ; GFX10:       ; %bb.0:
 789 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 790 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v4, v6
 791 ; GFX10-NEXT:    v_cndmask_b32_e64 v4, 0, 1, vcc_lo
 792 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v5, v7
 793 ; GFX10-NEXT:    v_ldexp_f64 v[0:1], v[0:1], v4
 794 ; GFX10-NEXT:    v_cndmask_b32_e64 v5, 0, 1, vcc_lo
 795 ; GFX10-NEXT:    v_ldexp_f64 v[2:3], v[2:3], v5
 796 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
 797 ;
 798 ; GFX11-LABEL: fmul_select_v2f64_test3:
 799 ; GFX11:       ; %bb.0:
 800 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 801 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v4, v6
 802 ; GFX11-NEXT:    v_cndmask_b32_e64 v4, 0, 1, vcc_lo
 803 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v5, v7
 804 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(SKIP_1) | instid1(VALU_DEP_1)
 805 ; GFX11-NEXT:    v_ldexp_f64 v[0:1], v[0:1], v4
 806 ; GFX11-NEXT:    v_cndmask_b32_e64 v5, 0, 1, vcc_lo
 807 ; GFX11-NEXT:    v_ldexp_f64 v[2:3], v[2:3], v5
 808 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
 809   %bool = icmp eq <2 x i32> %bool.arg1, %bool.arg2
 810   %y = select <2 x i1> %bool, <2 x double> <double 2.000000e+00, double 2.000000e+00>, <2 x double> <double 1.000000e+00, double 1.000000e+00>
 811   %ldexp = fmul <2 x double> %x, %y
 812   ret <2 x double> %ldexp
 813 }
 814
 815 define <2 x double> @fmul_select_v2f64_test4(<2 x double> %x, <2 x i32> %bool.arg1, <2 x i32> %bool.arg2) {
 816 ; GFX7-LABEL: fmul_select_v2f64_test4:
 817 ; GFX7:       ; %bb.0:
 818 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 819 ; GFX7-NEXT:    v_cmp_eq_u32_e32 vcc, v4, v6
 820 ; GFX7-NEXT:    v_cndmask_b32_e64 v4, 0, -1, vcc
 821 ; GFX7-NEXT:    v_cmp_eq_u32_e32 vcc, v5, v7
 822 ; GFX7-NEXT:    v_ldexp_f64 v[0:1], v[0:1], v4
 823 ; GFX7-NEXT:    v_cndmask_b32_e64 v4, 0, -1, vcc
 824 ; GFX7-NEXT:    v_ldexp_f64 v[2:3], v[2:3], v4
 825 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
 826 ;
 827 ; GFX9-LABEL: fmul_select_v2f64_test4:
 828 ; GFX9:       ; %bb.0:
 829 ; GFX9-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 830 ; GFX9-NEXT:    v_cmp_eq_u32_e32 vcc, v4, v6
 831 ; GFX9-NEXT:    v_cndmask_b32_e64 v4, 0, -1, vcc
 832 ; GFX9-NEXT:    v_cmp_eq_u32_e32 vcc, v5, v7
 833 ; GFX9-NEXT:    v_ldexp_f64 v[0:1], v[0:1], v4
 834 ; GFX9-NEXT:    v_cndmask_b32_e64 v4, 0, -1, vcc
 835 ; GFX9-NEXT:    v_ldexp_f64 v[2:3], v[2:3], v4
 836 ; GFX9-NEXT:    s_setpc_b64 s[30:31]
 837 ;
 838 ; GFX10-LABEL: fmul_select_v2f64_test4:
 839 ; GFX10:       ; %bb.0:
 840 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 841 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v4, v6
 842 ; GFX10-NEXT:    v_cndmask_b32_e64 v4, 0, -1, vcc_lo
 843 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v5, v7
 844 ; GFX10-NEXT:    v_ldexp_f64 v[0:1], v[0:1], v4
 845 ; GFX10-NEXT:    v_cndmask_b32_e64 v5, 0, -1, vcc_lo
 846 ; GFX10-NEXT:    v_ldexp_f64 v[2:3], v[2:3], v5
 847 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
 848 ;
 849 ; GFX11-LABEL: fmul_select_v2f64_test4:
 850 ; GFX11:       ; %bb.0:
 851 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 852 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v4, v6
 853 ; GFX11-NEXT:    v_cndmask_b32_e64 v4, 0, -1, vcc_lo
 854 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v5, v7
 855 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(SKIP_1) | instid1(VALU_DEP_1)
 856 ; GFX11-NEXT:    v_ldexp_f64 v[0:1], v[0:1], v4
 857 ; GFX11-NEXT:    v_cndmask_b32_e64 v5, 0, -1, vcc_lo
 858 ; GFX11-NEXT:    v_ldexp_f64 v[2:3], v[2:3], v5
 859 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
 860   %bool = icmp eq <2 x i32> %bool.arg1, %bool.arg2
 861   %y = select <2 x i1> %bool, <2 x double> <double 5.000000e-01, double 5.000000e-01>, <2 x double> <double 1.000000e+00, double 1.000000e+00>
 862   %ldexp = fmul <2 x double> %x, %y
 863   ret <2 x double> %ldexp
 864 }
 865
 866 define double @fmul_select_f64_test5(double %x, i32 %bool.arg1, i32 %bool.arg2) {
 867 ; GFX7-LABEL: fmul_select_f64_test5:
 868 ; GFX7:       ; %bb.0:
 869 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 870 ; GFX7-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v3
 871 ; GFX7-NEXT:    v_cndmask_b32_e64 v2, 0, -1, vcc
 872 ; GFX7-NEXT:    v_ldexp_f64 v[0:1], -v[0:1], v2
 873 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
 874 ;
 875 ; GFX9-LABEL: fmul_select_f64_test5:
 876 ; GFX9:       ; %bb.0:
 877 ; GFX9-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 878 ; GFX9-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v3
 879 ; GFX9-NEXT:    v_cndmask_b32_e64 v2, 0, -1, vcc
 880 ; GFX9-NEXT:    v_ldexp_f64 v[0:1], -v[0:1], v2
 881 ; GFX9-NEXT:    s_setpc_b64 s[30:31]
 882 ;
 883 ; GFX10-LABEL: fmul_select_f64_test5:
 884 ; GFX10:       ; %bb.0:
 885 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 886 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v3
 887 ; GFX10-NEXT:    v_cndmask_b32_e64 v2, 0, -1, vcc_lo
 888 ; GFX10-NEXT:    v_ldexp_f64 v[0:1], -v[0:1], v2
 889 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
 890 ;
 891 ; GFX11-LABEL: fmul_select_f64_test5:
 892 ; GFX11:       ; %bb.0:
 893 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 894 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v3
 895 ; GFX11-NEXT:    v_cndmask_b32_e64 v2, 0, -1, vcc_lo
 896 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1)
 897 ; GFX11-NEXT:    v_ldexp_f64 v[0:1], -v[0:1], v2
 898 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
 899   %bool = icmp eq i32 %bool.arg1, %bool.arg2
 900   %y = select i1 %bool, double -5.000000e-01, double -1.000000e+00
 901   %ldexp = fmul double %x, %y
 902   ret double %ldexp
 903 }
 904
 905 define double @fmul_select_f64_test6(double %x, i32 %bool.arg1, i32 %bool.arg2) {
 906 ; GFX7-LABEL: fmul_select_f64_test6:
 907 ; GFX7:       ; %bb.0:
 908 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 909 ; GFX7-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v3
 910 ; GFX7-NEXT:    v_cndmask_b32_e64 v2, 0, 1, vcc
 911 ; GFX7-NEXT:    v_ldexp_f64 v[0:1], -v[0:1], v2
 912 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
 913 ;
 914 ; GFX9-LABEL: fmul_select_f64_test6:
 915 ; GFX9:       ; %bb.0:
 916 ; GFX9-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 917 ; GFX9-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v3
 918 ; GFX9-NEXT:    v_cndmask_b32_e64 v2, 0, 1, vcc
 919 ; GFX9-NEXT:    v_ldexp_f64 v[0:1], -v[0:1], v2
 920 ; GFX9-NEXT:    s_setpc_b64 s[30:31]
 921 ;
 922 ; GFX10-LABEL: fmul_select_f64_test6:
 923 ; GFX10:       ; %bb.0:
 924 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 925 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v3
 926 ; GFX10-NEXT:    v_cndmask_b32_e64 v2, 0, 1, vcc_lo
 927 ; GFX10-NEXT:    v_ldexp_f64 v[0:1], -v[0:1], v2
 928 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
 929 ;
 930 ; GFX11-LABEL: fmul_select_f64_test6:
 931 ; GFX11:       ; %bb.0:
 932 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 933 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v3
 934 ; GFX11-NEXT:    v_cndmask_b32_e64 v2, 0, 1, vcc_lo
 935 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1)
 936 ; GFX11-NEXT:    v_ldexp_f64 v[0:1], -v[0:1], v2
 937 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
 938   %bool = icmp eq i32 %bool.arg1, %bool.arg2
 939   %y = select i1 %bool, double -2.000000e+00, double -1.000000e+00
 940   %ldexp = fmul double %x, %y
 941   ret double %ldexp
 942 }
 943
 944 define double @fmul_select_f64_test7(double %x, i32 %bool.arg1, i32 %bool.arg2) {
 945 ; GFX7-SDAG-LABEL: fmul_select_f64_test7:
 946 ; GFX7-SDAG:       ; %bb.0:
 947 ; GFX7-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 948 ; GFX7-SDAG-NEXT:    v_mov_b32_e32 v4, 0xbff00000
 949 ; GFX7-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v3
 950 ; GFX7-SDAG-NEXT:    v_cndmask_b32_e64 v3, v4, 2.0, vcc
 951 ; GFX7-SDAG-NEXT:    v_mov_b32_e32 v2, 0
 952 ; GFX7-SDAG-NEXT:    v_mul_f64 v[0:1], v[0:1], v[2:3]
 953 ; GFX7-SDAG-NEXT:    s_setpc_b64 s[30:31]
 954 ;
 955 ; GFX7-GISEL-LABEL: fmul_select_f64_test7:
 956 ; GFX7-GISEL:       ; %bb.0:
 957 ; GFX7-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 958 ; GFX7-GISEL-NEXT:    v_mov_b32_e32 v5, 0xbff00000
 959 ; GFX7-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v3
 960 ; GFX7-GISEL-NEXT:    v_mov_b32_e32 v4, 0
 961 ; GFX7-GISEL-NEXT:    v_cndmask_b32_e64 v5, v5, 2.0, vcc
 962 ; GFX7-GISEL-NEXT:    v_mul_f64 v[0:1], v[0:1], v[4:5]
 963 ; GFX7-GISEL-NEXT:    s_setpc_b64 s[30:31]
 964 ;
 965 ; GFX9-SDAG-LABEL: fmul_select_f64_test7:
 966 ; GFX9-SDAG:       ; %bb.0:
 967 ; GFX9-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 968 ; GFX9-SDAG-NEXT:    v_mov_b32_e32 v4, 0xbff00000
 969 ; GFX9-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v3
 970 ; GFX9-SDAG-NEXT:    v_cndmask_b32_e64 v3, v4, 2.0, vcc
 971 ; GFX9-SDAG-NEXT:    v_mov_b32_e32 v2, 0
 972 ; GFX9-SDAG-NEXT:    v_mul_f64 v[0:1], v[0:1], v[2:3]
 973 ; GFX9-SDAG-NEXT:    s_setpc_b64 s[30:31]
 974 ;
 975 ; GFX9-GISEL-LABEL: fmul_select_f64_test7:
 976 ; GFX9-GISEL:       ; %bb.0:
 977 ; GFX9-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 978 ; GFX9-GISEL-NEXT:    v_mov_b32_e32 v5, 0xbff00000
 979 ; GFX9-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v3
 980 ; GFX9-GISEL-NEXT:    v_mov_b32_e32 v4, 0
 981 ; GFX9-GISEL-NEXT:    v_cndmask_b32_e64 v5, v5, 2.0, vcc
 982 ; GFX9-GISEL-NEXT:    v_mul_f64 v[0:1], v[0:1], v[4:5]
 983 ; GFX9-GISEL-NEXT:    s_setpc_b64 s[30:31]
 984 ;
 985 ; GFX10-LABEL: fmul_select_f64_test7:
 986 ; GFX10:       ; %bb.0:
 987 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 988 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v3
 989 ; GFX10-NEXT:    v_mov_b32_e32 v4, 0
 990 ; GFX10-NEXT:    v_cndmask_b32_e64 v5, 0xbff00000, 2.0, vcc_lo
 991 ; GFX10-NEXT:    v_mul_f64 v[0:1], v[0:1], v[4:5]
 992 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
 993 ;
 994 ; GFX11-LABEL: fmul_select_f64_test7:
 995 ; GFX11:       ; %bb.0:
 996 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 997 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v3
 998 ; GFX11-NEXT:    v_mov_b32_e32 v4, 0
 999 ; GFX11-NEXT:    v_cndmask_b32_e64 v5, 0xbff00000, 2.0, vcc_lo
1000 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1)
1001 ; GFX11-NEXT:    v_mul_f64 v[0:1], v[0:1], v[4:5]
1002 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
1003   %bool = icmp eq i32 %bool.arg1, %bool.arg2
1004   %y = select i1 %bool, double 2.000000e+00, double -1.000000e+00
1005   %ldexp = fmul double %x, %y
1006   ret double %ldexp
1007 }
1008
1009 define double @fmul_select_f64_test8(double %x, i32 %bool.arg1, i32 %bool.arg2) {
1010 ; GFX7-LABEL: fmul_select_f64_test8:
1011 ; GFX7:       ; %bb.0:
1012 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1013 ; GFX7-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v3
1014 ; GFX7-NEXT:    v_cndmask_b32_e64 v2, 5, 2, vcc
1015 ; GFX7-NEXT:    v_ldexp_f64 v[0:1], -v[0:1], v2
1016 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
1017 ;
1018 ; GFX9-LABEL: fmul_select_f64_test8:
1019 ; GFX9:       ; %bb.0:
1020 ; GFX9-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1021 ; GFX9-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v3
1022 ; GFX9-NEXT:    v_cndmask_b32_e64 v2, 5, 2, vcc
1023 ; GFX9-NEXT:    v_ldexp_f64 v[0:1], -v[0:1], v2
1024 ; GFX9-NEXT:    s_setpc_b64 s[30:31]
1025 ;
1026 ; GFX10-LABEL: fmul_select_f64_test8:
1027 ; GFX10:       ; %bb.0:
1028 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1029 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v3
1030 ; GFX10-NEXT:    v_cndmask_b32_e64 v2, 5, 2, vcc_lo
1031 ; GFX10-NEXT:    v_ldexp_f64 v[0:1], -v[0:1], v2
1032 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
1033 ;
1034 ; GFX11-LABEL: fmul_select_f64_test8:
1035 ; GFX11:       ; %bb.0:
1036 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1037 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v3
1038 ; GFX11-NEXT:    v_cndmask_b32_e64 v2, 5, 2, vcc_lo
1039 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1)
1040 ; GFX11-NEXT:    v_ldexp_f64 v[0:1], -v[0:1], v2
1041 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
1042   %bool = icmp eq i32 %bool.arg1, %bool.arg2
1043   %y = select i1 %bool, double -4.000000e+00, double -3.200000e+01
1044   %ldexp = fmul double %x, %y
1045   ret double %ldexp
1046 }
1047
1048 define <2 x double> @fmul_select_v2f64_test9(<2 x double> %x, <2 x i32> %bool.arg1, <2 x i32> %bool.arg2) {
1049 ; GFX7-LABEL: fmul_select_v2f64_test9:
1050 ; GFX7:       ; %bb.0:
1051 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1052 ; GFX7-NEXT:    v_cmp_eq_u32_e32 vcc, v4, v6
1053 ; GFX7-NEXT:    v_cndmask_b32_e64 v4, 0, 1, vcc
1054 ; GFX7-NEXT:    v_cmp_eq_u32_e32 vcc, v5, v7
1055 ; GFX7-NEXT:    v_ldexp_f64 v[0:1], -v[0:1], v4
1056 ; GFX7-NEXT:    v_cndmask_b32_e64 v4, 0, 1, vcc
1057 ; GFX7-NEXT:    v_ldexp_f64 v[2:3], -v[2:3], v4
1058 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
1059 ;
1060 ; GFX9-LABEL: fmul_select_v2f64_test9:
1061 ; GFX9:       ; %bb.0:
1062 ; GFX9-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1063 ; GFX9-NEXT:    v_cmp_eq_u32_e32 vcc, v4, v6
1064 ; GFX9-NEXT:    v_cndmask_b32_e64 v4, 0, 1, vcc
1065 ; GFX9-NEXT:    v_cmp_eq_u32_e32 vcc, v5, v7
1066 ; GFX9-NEXT:    v_ldexp_f64 v[0:1], -v[0:1], v4
1067 ; GFX9-NEXT:    v_cndmask_b32_e64 v4, 0, 1, vcc
1068 ; GFX9-NEXT:    v_ldexp_f64 v[2:3], -v[2:3], v4
1069 ; GFX9-NEXT:    s_setpc_b64 s[30:31]
1070 ;
1071 ; GFX10-LABEL: fmul_select_v2f64_test9:
1072 ; GFX10:       ; %bb.0:
1073 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1074 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v4, v6
1075 ; GFX10-NEXT:    v_cndmask_b32_e64 v4, 0, 1, vcc_lo
1076 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v5, v7
1077 ; GFX10-NEXT:    v_ldexp_f64 v[0:1], -v[0:1], v4
1078 ; GFX10-NEXT:    v_cndmask_b32_e64 v5, 0, 1, vcc_lo
1079 ; GFX10-NEXT:    v_ldexp_f64 v[2:3], -v[2:3], v5
1080 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
1081 ;
1082 ; GFX11-LABEL: fmul_select_v2f64_test9:
1083 ; GFX11:       ; %bb.0:
1084 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1085 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v4, v6
1086 ; GFX11-NEXT:    v_cndmask_b32_e64 v4, 0, 1, vcc_lo
1087 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v5, v7
1088 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(SKIP_1) | instid1(VALU_DEP_1)
1089 ; GFX11-NEXT:    v_ldexp_f64 v[0:1], -v[0:1], v4
1090 ; GFX11-NEXT:    v_cndmask_b32_e64 v5, 0, 1, vcc_lo
1091 ; GFX11-NEXT:    v_ldexp_f64 v[2:3], -v[2:3], v5
1092 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
1093   %bool = icmp eq <2 x i32> %bool.arg1, %bool.arg2
1094   %y = select <2 x i1> %bool, <2 x double> <double -2.000000e+00, double -2.000000e+00>, <2 x double> <double -1.000000e+00, double -1.000000e+00>
1095   %ldexp = fmul <2 x double> %x, %y
1096   ret <2 x double> %ldexp
1097 }
1098
1099 define <2 x double> @fmul_select_v2f64_test10(<2 x double> %x, <2 x i32> %bool.arg1, <2 x i32> %bool.arg2) {
1100 ; GFX7-SDAG-LABEL: fmul_select_v2f64_test10:
1101 ; GFX7-SDAG:       ; %bb.0:
1102 ; GFX7-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1103 ; GFX7-SDAG-NEXT:    v_mov_b32_e32 v8, 0xbff00000
1104 ; GFX7-SDAG-NEXT:    v_mov_b32_e32 v9, 0x3fe00000
1105 ; GFX7-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v4, v6
1106 ; GFX7-SDAG-NEXT:    v_cndmask_b32_e32 v9, v8, v9, vcc
1107 ; GFX7-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v5, v7
1108 ; GFX7-SDAG-NEXT:    v_mov_b32_e32 v8, 0
1109 ; GFX7-SDAG-NEXT:    v_cndmask_b32_e64 v4, 0, 1, vcc
1110 ; GFX7-SDAG-NEXT:    v_mul_f64 v[0:1], v[0:1], v[8:9]
1111 ; GFX7-SDAG-NEXT:    v_ldexp_f64 v[2:3], v[2:3], v4
1112 ; GFX7-SDAG-NEXT:    s_setpc_b64 s[30:31]
1113 ;
1114 ; GFX7-GISEL-LABEL: fmul_select_v2f64_test10:
1115 ; GFX7-GISEL:       ; %bb.0:
1116 ; GFX7-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1117 ; GFX7-GISEL-NEXT:    v_mov_b32_e32 v9, 0x3fe00000
1118 ; GFX7-GISEL-NEXT:    v_mov_b32_e32 v10, 0xbff00000
1119 ; GFX7-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v4, v6
1120 ; GFX7-GISEL-NEXT:    v_cndmask_b32_e32 v9, v10, v9, vcc
1121 ; GFX7-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v5, v7
1122 ; GFX7-GISEL-NEXT:    v_mov_b32_e32 v8, 0
1123 ; GFX7-GISEL-NEXT:    v_cndmask_b32_e64 v4, 0, 1, vcc
1124 ; GFX7-GISEL-NEXT:    v_mul_f64 v[0:1], v[0:1], v[8:9]
1125 ; GFX7-GISEL-NEXT:    v_ldexp_f64 v[2:3], v[2:3], v4
1126 ; GFX7-GISEL-NEXT:    s_setpc_b64 s[30:31]
1127 ;
1128 ; GFX9-SDAG-LABEL: fmul_select_v2f64_test10:
1129 ; GFX9-SDAG:       ; %bb.0:
1130 ; GFX9-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1131 ; GFX9-SDAG-NEXT:    v_mov_b32_e32 v8, 0xbff00000
1132 ; GFX9-SDAG-NEXT:    v_mov_b32_e32 v9, 0x3fe00000
1133 ; GFX9-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v4, v6
1134 ; GFX9-SDAG-NEXT:    v_cndmask_b32_e32 v9, v8, v9, vcc
1135 ; GFX9-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v5, v7
1136 ; GFX9-SDAG-NEXT:    v_mov_b32_e32 v8, 0
1137 ; GFX9-SDAG-NEXT:    v_cndmask_b32_e64 v4, 0, 1, vcc
1138 ; GFX9-SDAG-NEXT:    v_mul_f64 v[0:1], v[0:1], v[8:9]
1139 ; GFX9-SDAG-NEXT:    v_ldexp_f64 v[2:3], v[2:3], v4
1140 ; GFX9-SDAG-NEXT:    s_setpc_b64 s[30:31]
1141 ;
1142 ; GFX9-GISEL-LABEL: fmul_select_v2f64_test10:
1143 ; GFX9-GISEL:       ; %bb.0:
1144 ; GFX9-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1145 ; GFX9-GISEL-NEXT:    v_mov_b32_e32 v9, 0x3fe00000
1146 ; GFX9-GISEL-NEXT:    v_mov_b32_e32 v10, 0xbff00000
1147 ; GFX9-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v4, v6
1148 ; GFX9-GISEL-NEXT:    v_cndmask_b32_e32 v9, v10, v9, vcc
1149 ; GFX9-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v5, v7
1150 ; GFX9-GISEL-NEXT:    v_mov_b32_e32 v8, 0
1151 ; GFX9-GISEL-NEXT:    v_cndmask_b32_e64 v4, 0, 1, vcc
1152 ; GFX9-GISEL-NEXT:    v_mul_f64 v[0:1], v[0:1], v[8:9]
1153 ; GFX9-GISEL-NEXT:    v_ldexp_f64 v[2:3], v[2:3], v4
1154 ; GFX9-GISEL-NEXT:    s_setpc_b64 s[30:31]
1155 ;
1156 ; GFX10-SDAG-LABEL: fmul_select_v2f64_test10:
1157 ; GFX10-SDAG:       ; %bb.0:
1158 ; GFX10-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1159 ; GFX10-SDAG-NEXT:    v_mov_b32_e32 v8, 0x3fe00000
1160 ; GFX10-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v4, v6
1161 ; GFX10-SDAG-NEXT:    v_cndmask_b32_e32 v9, 0xbff00000, v8, vcc_lo
1162 ; GFX10-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v5, v7
1163 ; GFX10-SDAG-NEXT:    v_mov_b32_e32 v8, 0
1164 ; GFX10-SDAG-NEXT:    v_cndmask_b32_e64 v4, 0, 1, vcc_lo
1165 ; GFX10-SDAG-NEXT:    v_mul_f64 v[0:1], v[0:1], v[8:9]
1166 ; GFX10-SDAG-NEXT:    v_ldexp_f64 v[2:3], v[2:3], v4
1167 ; GFX10-SDAG-NEXT:    s_setpc_b64 s[30:31]
1168 ;
1169 ; GFX10-GISEL-LABEL: fmul_select_v2f64_test10:
1170 ; GFX10-GISEL:       ; %bb.0:
1171 ; GFX10-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1172 ; GFX10-GISEL-NEXT:    v_mov_b32_e32 v9, 0xbff00000
1173 ; GFX10-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v4, v6
1174 ; GFX10-GISEL-NEXT:    v_mov_b32_e32 v8, 0
1175 ; GFX10-GISEL-NEXT:    v_cndmask_b32_e64 v9, v9, 0x3fe00000, vcc_lo
1176 ; GFX10-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v5, v7
1177 ; GFX10-GISEL-NEXT:    v_mul_f64 v[0:1], v[0:1], v[8:9]
1178 ; GFX10-GISEL-NEXT:    v_cndmask_b32_e64 v4, 0, 1, vcc_lo
1179 ; GFX10-GISEL-NEXT:    v_ldexp_f64 v[2:3], v[2:3], v4
1180 ; GFX10-GISEL-NEXT:    s_setpc_b64 s[30:31]
1181 ;
1182 ; GFX11-SDAG-LABEL: fmul_select_v2f64_test10:
1183 ; GFX11-SDAG:       ; %bb.0:
1184 ; GFX11-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1185 ; GFX11-SDAG-NEXT:    v_mov_b32_e32 v8, 0x3fe00000
1186 ; GFX11-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v4, v6
1187 ; GFX11-SDAG-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(SKIP_1) | instid1(VALU_DEP_2)
1188 ; GFX11-SDAG-NEXT:    v_dual_cndmask_b32 v9, 0xbff00000, v8 :: v_dual_mov_b32 v8, 0
1189 ; GFX11-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v5, v7
1190 ; GFX11-SDAG-NEXT:    v_mul_f64 v[0:1], v[0:1], v[8:9]
1191 ; GFX11-SDAG-NEXT:    v_cndmask_b32_e64 v4, 0, 1, vcc_lo
1192 ; GFX11-SDAG-NEXT:    s_delay_alu instid0(VALU_DEP_1)
1193 ; GFX11-SDAG-NEXT:    v_ldexp_f64 v[2:3], v[2:3], v4
1194 ; GFX11-SDAG-NEXT:    s_setpc_b64 s[30:31]
1195 ;
1196 ; GFX11-GISEL-LABEL: fmul_select_v2f64_test10:
1197 ; GFX11-GISEL:       ; %bb.0:
1198 ; GFX11-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1199 ; GFX11-GISEL-NEXT:    v_dual_mov_b32 v9, 0xbff00000 :: v_dual_mov_b32 v8, 0
1200 ; GFX11-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v4, v6
1201 ; GFX11-GISEL-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(SKIP_1) | instid1(VALU_DEP_2)
1202 ; GFX11-GISEL-NEXT:    v_cndmask_b32_e64 v9, v9, 0x3fe00000, vcc_lo
1203 ; GFX11-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v5, v7
1204 ; GFX11-GISEL-NEXT:    v_mul_f64 v[0:1], v[0:1], v[8:9]
1205 ; GFX11-GISEL-NEXT:    v_cndmask_b32_e64 v4, 0, 1, vcc_lo
1206 ; GFX11-GISEL-NEXT:    s_delay_alu instid0(VALU_DEP_1)
1207 ; GFX11-GISEL-NEXT:    v_ldexp_f64 v[2:3], v[2:3], v4
1208 ; GFX11-GISEL-NEXT:    s_setpc_b64 s[30:31]
1209   %bool = icmp eq <2 x i32> %bool.arg1, %bool.arg2
1210   %y = select <2 x i1> %bool, <2 x double> <double 5.000000e-01, double 2.000000e+00>, <2 x double> <double -1.000000e+00, double 1.000000e+00>
1211   %ldexp = fmul <2 x double> %x, %y
1212   ret <2 x double> %ldexp
1213 }
1214
1215 define double @fmul_select_f64_test11(double %x, i32 %bool.arg1, i32 %bool.arg2) {
1216 ; GFX7-SDAG-LABEL: fmul_select_f64_test11:
1217 ; GFX7-SDAG:       ; %bb.0:
1218 ; GFX7-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1219 ; GFX7-SDAG-NEXT:    v_bfrev_b32_e32 v4, 1
1220 ; GFX7-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v3
1221 ; GFX7-SDAG-NEXT:    v_cndmask_b32_e64 v3, v4, -2.0, vcc
1222 ; GFX7-SDAG-NEXT:    v_mov_b32_e32 v2, 0
1223 ; GFX7-SDAG-NEXT:    v_mul_f64 v[0:1], v[0:1], v[2:3]
1224 ; GFX7-SDAG-NEXT:    s_setpc_b64 s[30:31]
1225 ;
1226 ; GFX7-GISEL-LABEL: fmul_select_f64_test11:
1227 ; GFX7-GISEL:       ; %bb.0:
1228 ; GFX7-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1229 ; GFX7-GISEL-NEXT:    v_bfrev_b32_e32 v5, 1
1230 ; GFX7-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v3
1231 ; GFX7-GISEL-NEXT:    v_mov_b32_e32 v4, 0
1232 ; GFX7-GISEL-NEXT:    v_cndmask_b32_e64 v5, v5, -2.0, vcc
1233 ; GFX7-GISEL-NEXT:    v_mul_f64 v[0:1], v[0:1], v[4:5]
1234 ; GFX7-GISEL-NEXT:    s_setpc_b64 s[30:31]
1235 ;
1236 ; GFX9-SDAG-LABEL: fmul_select_f64_test11:
1237 ; GFX9-SDAG:       ; %bb.0:
1238 ; GFX9-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1239 ; GFX9-SDAG-NEXT:    v_bfrev_b32_e32 v4, 1
1240 ; GFX9-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v3
1241 ; GFX9-SDAG-NEXT:    v_cndmask_b32_e64 v3, v4, -2.0, vcc
1242 ; GFX9-SDAG-NEXT:    v_mov_b32_e32 v2, 0
1243 ; GFX9-SDAG-NEXT:    v_mul_f64 v[0:1], v[0:1], v[2:3]
1244 ; GFX9-SDAG-NEXT:    s_setpc_b64 s[30:31]
1245 ;
1246 ; GFX9-GISEL-LABEL: fmul_select_f64_test11:
1247 ; GFX9-GISEL:       ; %bb.0:
1248 ; GFX9-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1249 ; GFX9-GISEL-NEXT:    v_bfrev_b32_e32 v5, 1
1250 ; GFX9-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v3
1251 ; GFX9-GISEL-NEXT:    v_mov_b32_e32 v4, 0
1252 ; GFX9-GISEL-NEXT:    v_cndmask_b32_e64 v5, v5, -2.0, vcc
1253 ; GFX9-GISEL-NEXT:    v_mul_f64 v[0:1], v[0:1], v[4:5]
1254 ; GFX9-GISEL-NEXT:    s_setpc_b64 s[30:31]
1255 ;
1256 ; GFX10-LABEL: fmul_select_f64_test11:
1257 ; GFX10:       ; %bb.0:
1258 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1259 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v3
1260 ; GFX10-NEXT:    v_mov_b32_e32 v4, 0
1261 ; GFX10-NEXT:    v_cndmask_b32_e64 v5, 0x80000000, -2.0, vcc_lo
1262 ; GFX10-NEXT:    v_mul_f64 v[0:1], v[0:1], v[4:5]
1263 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
1264 ;
1265 ; GFX11-LABEL: fmul_select_f64_test11:
1266 ; GFX11:       ; %bb.0:
1267 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1268 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v3
1269 ; GFX11-NEXT:    v_mov_b32_e32 v4, 0
1270 ; GFX11-NEXT:    v_cndmask_b32_e64 v5, 0x80000000, -2.0, vcc_lo
1271 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1)
1272 ; GFX11-NEXT:    v_mul_f64 v[0:1], v[0:1], v[4:5]
1273 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
1274   %bool = icmp eq i32 %bool.arg1, %bool.arg2
1275   %y = select i1 %bool, double -2.000000e+00, double -0.000000e+00
1276   %ldexp = fmul double %x, %y
1277   ret double %ldexp
1278 }
1279
1280 define double @fmul_select_f64_test12(double %x, i32 %bool.arg1, i32 %bool.arg2) {
1281 ; GFX7-SDAG-LABEL: fmul_select_f64_test12:
1282 ; GFX7-SDAG:       ; %bb.0:
1283 ; GFX7-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1284 ; GFX7-SDAG-NEXT:    v_cmp_ne_u32_e32 vcc, v2, v3
1285 ; GFX7-SDAG-NEXT:    v_cndmask_b32_e64 v2, 0, 1, vcc
1286 ; GFX7-SDAG-NEXT:    v_lshlrev_b32_e32 v3, 31, v2
1287 ; GFX7-SDAG-NEXT:    v_mov_b32_e32 v2, 0
1288 ; GFX7-SDAG-NEXT:    v_mul_f64 v[0:1], v[0:1], v[2:3]
1289 ; GFX7-SDAG-NEXT:    s_setpc_b64 s[30:31]
1290 ;
1291 ; GFX7-GISEL-LABEL: fmul_select_f64_test12:
1292 ; GFX7-GISEL:       ; %bb.0:
1293 ; GFX7-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1294 ; GFX7-GISEL-NEXT:    v_bfrev_b32_e32 v5, 1
1295 ; GFX7-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v3
1296 ; GFX7-GISEL-NEXT:    v_mov_b32_e32 v4, 0
1297 ; GFX7-GISEL-NEXT:    v_cndmask_b32_e64 v5, v5, 0, vcc
1298 ; GFX7-GISEL-NEXT:    v_mul_f64 v[0:1], v[0:1], v[4:5]
1299 ; GFX7-GISEL-NEXT:    s_setpc_b64 s[30:31]
1300 ;
1301 ; GFX9-SDAG-LABEL: fmul_select_f64_test12:
1302 ; GFX9-SDAG:       ; %bb.0:
1303 ; GFX9-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1304 ; GFX9-SDAG-NEXT:    v_cmp_ne_u32_e32 vcc, v2, v3
1305 ; GFX9-SDAG-NEXT:    v_cndmask_b32_e64 v2, 0, 1, vcc
1306 ; GFX9-SDAG-NEXT:    v_lshlrev_b32_e32 v3, 31, v2
1307 ; GFX9-SDAG-NEXT:    v_mov_b32_e32 v2, 0
1308 ; GFX9-SDAG-NEXT:    v_mul_f64 v[0:1], v[0:1], v[2:3]
1309 ; GFX9-SDAG-NEXT:    s_setpc_b64 s[30:31]
1310 ;
1311 ; GFX9-GISEL-LABEL: fmul_select_f64_test12:
1312 ; GFX9-GISEL:       ; %bb.0:
1313 ; GFX9-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1314 ; GFX9-GISEL-NEXT:    v_bfrev_b32_e32 v5, 1
1315 ; GFX9-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v3
1316 ; GFX9-GISEL-NEXT:    v_mov_b32_e32 v4, 0
1317 ; GFX9-GISEL-NEXT:    v_cndmask_b32_e64 v5, v5, 0, vcc
1318 ; GFX9-GISEL-NEXT:    v_mul_f64 v[0:1], v[0:1], v[4:5]
1319 ; GFX9-GISEL-NEXT:    s_setpc_b64 s[30:31]
1320 ;
1321 ; GFX10-SDAG-LABEL: fmul_select_f64_test12:
1322 ; GFX10-SDAG:       ; %bb.0:
1323 ; GFX10-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1324 ; GFX10-SDAG-NEXT:    v_cmp_ne_u32_e32 vcc_lo, v2, v3
1325 ; GFX10-SDAG-NEXT:    v_mov_b32_e32 v2, 0
1326 ; GFX10-SDAG-NEXT:    v_cndmask_b32_e64 v3, 0, 1, vcc_lo
1327 ; GFX10-SDAG-NEXT:    v_lshlrev_b32_e32 v3, 31, v3
1328 ; GFX10-SDAG-NEXT:    v_mul_f64 v[0:1], v[0:1], v[2:3]
1329 ; GFX10-SDAG-NEXT:    s_setpc_b64 s[30:31]
1330 ;
1331 ; GFX10-GISEL-LABEL: fmul_select_f64_test12:
1332 ; GFX10-GISEL:       ; %bb.0:
1333 ; GFX10-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1334 ; GFX10-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v3
1335 ; GFX10-GISEL-NEXT:    v_mov_b32_e32 v4, 0
1336 ; GFX10-GISEL-NEXT:    v_cndmask_b32_e64 v5, 0x80000000, 0, vcc_lo
1337 ; GFX10-GISEL-NEXT:    v_mul_f64 v[0:1], v[0:1], v[4:5]
1338 ; GFX10-GISEL-NEXT:    s_setpc_b64 s[30:31]
1339 ;
1340 ; GFX11-SDAG-LABEL: fmul_select_f64_test12:
1341 ; GFX11-SDAG:       ; %bb.0:
1342 ; GFX11-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1343 ; GFX11-SDAG-NEXT:    v_cmp_ne_u32_e32 vcc_lo, v2, v3
1344 ; GFX11-SDAG-NEXT:    v_cndmask_b32_e64 v3, 0, 1, vcc_lo
1345 ; GFX11-SDAG-NEXT:    s_delay_alu instid0(VALU_DEP_1) | instskip(NEXT) | instid1(VALU_DEP_1)
1346 ; GFX11-SDAG-NEXT:    v_dual_mov_b32 v2, 0 :: v_dual_lshlrev_b32 v3, 31, v3
1347 ; GFX11-SDAG-NEXT:    v_mul_f64 v[0:1], v[0:1], v[2:3]
1348 ; GFX11-SDAG-NEXT:    s_setpc_b64 s[30:31]
1349 ;
1350 ; GFX11-GISEL-LABEL: fmul_select_f64_test12:
1351 ; GFX11-GISEL:       ; %bb.0:
1352 ; GFX11-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1353 ; GFX11-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v3
1354 ; GFX11-GISEL-NEXT:    v_mov_b32_e32 v4, 0
1355 ; GFX11-GISEL-NEXT:    v_cndmask_b32_e64 v5, 0x80000000, 0, vcc_lo
1356 ; GFX11-GISEL-NEXT:    s_delay_alu instid0(VALU_DEP_1)
1357 ; GFX11-GISEL-NEXT:    v_mul_f64 v[0:1], v[0:1], v[4:5]
1358 ; GFX11-GISEL-NEXT:    s_setpc_b64 s[30:31]
1359   %bool = icmp eq i32 %bool.arg1, %bool.arg2
1360   %y = select i1 %bool, double 0.000000e+00, double -0.000000e+00
1361   %ldexp = fmul double %x, %y
1362   ret double %ldexp
1363 }
1364
1365 define double @fmul_select_f64_test13(double %x, i32 %bool.arg1, i32 %bool.arg2) {
1366 ; GFX7-LABEL: fmul_select_f64_test13:
1367 ; GFX7:       ; %bb.0:
1368 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1369 ; GFX7-NEXT:    v_mov_b32_e32 v5, 0x40300000
1370 ; GFX7-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v3
1371 ; GFX7-NEXT:    v_mov_b32_e32 v4, 0
1372 ; GFX7-NEXT:    v_cndmask_b32_e64 v5, v5, 0, vcc
1373 ; GFX7-NEXT:    v_mul_f64 v[0:1], v[0:1], v[4:5]
1374 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
1375 ;
1376 ; GFX9-LABEL: fmul_select_f64_test13:
1377 ; GFX9:       ; %bb.0:
1378 ; GFX9-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1379 ; GFX9-NEXT:    v_mov_b32_e32 v5, 0x40300000
1380 ; GFX9-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v3
1381 ; GFX9-NEXT:    v_mov_b32_e32 v4, 0
1382 ; GFX9-NEXT:    v_cndmask_b32_e64 v5, v5, 0, vcc
1383 ; GFX9-NEXT:    v_mul_f64 v[0:1], v[0:1], v[4:5]
1384 ; GFX9-NEXT:    s_setpc_b64 s[30:31]
1385 ;
1386 ; GFX10-LABEL: fmul_select_f64_test13:
1387 ; GFX10:       ; %bb.0:
1388 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1389 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v3
1390 ; GFX10-NEXT:    v_mov_b32_e32 v4, 0
1391 ; GFX10-NEXT:    v_cndmask_b32_e64 v5, 0x40300000, 0, vcc_lo
1392 ; GFX10-NEXT:    v_mul_f64 v[0:1], v[0:1], v[4:5]
1393 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
1394 ;
1395 ; GFX11-LABEL: fmul_select_f64_test13:
1396 ; GFX11:       ; %bb.0:
1397 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1398 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v3
1399 ; GFX11-NEXT:    v_mov_b32_e32 v4, 0
1400 ; GFX11-NEXT:    v_cndmask_b32_e64 v5, 0x40300000, 0, vcc_lo
1401 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1)
1402 ; GFX11-NEXT:    v_mul_f64 v[0:1], v[0:1], v[4:5]
1403 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
1404   %bool = icmp eq i32 %bool.arg1, %bool.arg2
1405   %y = select i1 %bool, double 0.000000e+00, double 1.600000e+01
1406   %ldexp = fmul double %x, %y
1407   ret double %ldexp
1408 }
1409
1410 define double @fmul_select_f64_test14_sel_log2val_pos92_neg27(double %x, i32 %bool.arg1, i32 %bool.arg2) {
1411 ; GFX7-SDAG-LABEL: fmul_select_f64_test14_sel_log2val_pos92_neg27:
1412 ; GFX7-SDAG:       ; %bb.0:
1413 ; GFX7-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1414 ; GFX7-SDAG-NEXT:    v_not_b32_e32 v4, 26
1415 ; GFX7-SDAG-NEXT:    v_mov_b32_e32 v5, 0x5c
1416 ; GFX7-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v3
1417 ; GFX7-SDAG-NEXT:    v_cndmask_b32_e32 v2, v4, v5, vcc
1418 ; GFX7-SDAG-NEXT:    v_ldexp_f64 v[0:1], v[0:1], v2
1419 ; GFX7-SDAG-NEXT:    s_setpc_b64 s[30:31]
1420 ;
1421 ; GFX7-GISEL-LABEL: fmul_select_f64_test14_sel_log2val_pos92_neg27:
1422 ; GFX7-GISEL:       ; %bb.0:
1423 ; GFX7-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1424 ; GFX7-GISEL-NEXT:    v_mov_b32_e32 v4, 0x5c
1425 ; GFX7-GISEL-NEXT:    v_not_b32_e32 v5, 26
1426 ; GFX7-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v3
1427 ; GFX7-GISEL-NEXT:    v_cndmask_b32_e32 v2, v5, v4, vcc
1428 ; GFX7-GISEL-NEXT:    v_ldexp_f64 v[0:1], v[0:1], v2
1429 ; GFX7-GISEL-NEXT:    s_setpc_b64 s[30:31]
1430 ;
1431 ; GFX9-SDAG-LABEL: fmul_select_f64_test14_sel_log2val_pos92_neg27:
1432 ; GFX9-SDAG:       ; %bb.0:
1433 ; GFX9-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1434 ; GFX9-SDAG-NEXT:    v_not_b32_e32 v4, 26
1435 ; GFX9-SDAG-NEXT:    v_mov_b32_e32 v5, 0x5c
1436 ; GFX9-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v3
1437 ; GFX9-SDAG-NEXT:    v_cndmask_b32_e32 v2, v4, v5, vcc
1438 ; GFX9-SDAG-NEXT:    v_ldexp_f64 v[0:1], v[0:1], v2
1439 ; GFX9-SDAG-NEXT:    s_setpc_b64 s[30:31]
1440 ;
1441 ; GFX9-GISEL-LABEL: fmul_select_f64_test14_sel_log2val_pos92_neg27:
1442 ; GFX9-GISEL:       ; %bb.0:
1443 ; GFX9-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1444 ; GFX9-GISEL-NEXT:    v_mov_b32_e32 v4, 0x5c
1445 ; GFX9-GISEL-NEXT:    v_not_b32_e32 v5, 26
1446 ; GFX9-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v3
1447 ; GFX9-GISEL-NEXT:    v_cndmask_b32_e32 v2, v5, v4, vcc
1448 ; GFX9-GISEL-NEXT:    v_ldexp_f64 v[0:1], v[0:1], v2
1449 ; GFX9-GISEL-NEXT:    s_setpc_b64 s[30:31]
1450 ;
1451 ; GFX10-SDAG-LABEL: fmul_select_f64_test14_sel_log2val_pos92_neg27:
1452 ; GFX10-SDAG:       ; %bb.0:
1453 ; GFX10-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1454 ; GFX10-SDAG-NEXT:    v_mov_b32_e32 v4, 0x5c
1455 ; GFX10-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v3
1456 ; GFX10-SDAG-NEXT:    v_cndmask_b32_e32 v2, 0xffffffe5, v4, vcc_lo
1457 ; GFX10-SDAG-NEXT:    v_ldexp_f64 v[0:1], v[0:1], v2
1458 ; GFX10-SDAG-NEXT:    s_setpc_b64 s[30:31]
1459 ;
1460 ; GFX10-GISEL-LABEL: fmul_select_f64_test14_sel_log2val_pos92_neg27:
1461 ; GFX10-GISEL:       ; %bb.0:
1462 ; GFX10-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1463 ; GFX10-GISEL-NEXT:    v_not_b32_e32 v4, 26
1464 ; GFX10-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v3
1465 ; GFX10-GISEL-NEXT:    v_cndmask_b32_e64 v2, v4, 0x5c, vcc_lo
1466 ; GFX10-GISEL-NEXT:    v_ldexp_f64 v[0:1], v[0:1], v2
1467 ; GFX10-GISEL-NEXT:    s_setpc_b64 s[30:31]
1468 ;
1469 ; GFX11-SDAG-LABEL: fmul_select_f64_test14_sel_log2val_pos92_neg27:
1470 ; GFX11-SDAG:       ; %bb.0:
1471 ; GFX11-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1472 ; GFX11-SDAG-NEXT:    v_mov_b32_e32 v4, 0x5c
1473 ; GFX11-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v3
1474 ; GFX11-SDAG-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(NEXT) | instid1(VALU_DEP_1)
1475 ; GFX11-SDAG-NEXT:    v_cndmask_b32_e32 v2, 0xffffffe5, v4, vcc_lo
1476 ; GFX11-SDAG-NEXT:    v_ldexp_f64 v[0:1], v[0:1], v2
1477 ; GFX11-SDAG-NEXT:    s_setpc_b64 s[30:31]
1478 ;
1479 ; GFX11-GISEL-LABEL: fmul_select_f64_test14_sel_log2val_pos92_neg27:
1480 ; GFX11-GISEL:       ; %bb.0:
1481 ; GFX11-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1482 ; GFX11-GISEL-NEXT:    v_not_b32_e32 v4, 26
1483 ; GFX11-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v3
1484 ; GFX11-GISEL-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(NEXT) | instid1(VALU_DEP_1)
1485 ; GFX11-GISEL-NEXT:    v_cndmask_b32_e64 v2, v4, 0x5c, vcc_lo
1486 ; GFX11-GISEL-NEXT:    v_ldexp_f64 v[0:1], v[0:1], v2
1487 ; GFX11-GISEL-NEXT:    s_setpc_b64 s[30:31]
1488   %bool = icmp eq i32 %bool.arg1, %bool.arg2
1489   %y = select i1 %bool, double 0x45B0000000000000, double 0x3E40000000000000
1490   %ldexp = fmul double %x, %y
1491   ret double %ldexp
1492 }
1493
1494 define double @fmul_select_f64_test15_sel_log2val_neg42_neg33(double %x, i32 %bool.arg1, i32 %bool.arg2) {
1495 ; GFX7-SDAG-LABEL: fmul_select_f64_test15_sel_log2val_neg42_neg33:
1496 ; GFX7-SDAG:       ; %bb.0:
1497 ; GFX7-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1498 ; GFX7-SDAG-NEXT:    v_not_b32_e32 v4, 32
1499 ; GFX7-SDAG-NEXT:    v_not_b32_e32 v5, 41
1500 ; GFX7-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v3
1501 ; GFX7-SDAG-NEXT:    v_cndmask_b32_e32 v2, v4, v5, vcc
1502 ; GFX7-SDAG-NEXT:    v_ldexp_f64 v[0:1], v[0:1], v2
1503 ; GFX7-SDAG-NEXT:    s_setpc_b64 s[30:31]
1504 ;
1505 ; GFX7-GISEL-LABEL: fmul_select_f64_test15_sel_log2val_neg42_neg33:
1506 ; GFX7-GISEL:       ; %bb.0:
1507 ; GFX7-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1508 ; GFX7-GISEL-NEXT:    v_not_b32_e32 v4, 41
1509 ; GFX7-GISEL-NEXT:    v_not_b32_e32 v5, 32
1510 ; GFX7-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v3
1511 ; GFX7-GISEL-NEXT:    v_cndmask_b32_e32 v2, v5, v4, vcc
1512 ; GFX7-GISEL-NEXT:    v_ldexp_f64 v[0:1], v[0:1], v2
1513 ; GFX7-GISEL-NEXT:    s_setpc_b64 s[30:31]
1514 ;
1515 ; GFX9-SDAG-LABEL: fmul_select_f64_test15_sel_log2val_neg42_neg33:
1516 ; GFX9-SDAG:       ; %bb.0:
1517 ; GFX9-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1518 ; GFX9-SDAG-NEXT:    v_not_b32_e32 v4, 32
1519 ; GFX9-SDAG-NEXT:    v_not_b32_e32 v5, 41
1520 ; GFX9-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v3
1521 ; GFX9-SDAG-NEXT:    v_cndmask_b32_e32 v2, v4, v5, vcc
1522 ; GFX9-SDAG-NEXT:    v_ldexp_f64 v[0:1], v[0:1], v2
1523 ; GFX9-SDAG-NEXT:    s_setpc_b64 s[30:31]
1524 ;
1525 ; GFX9-GISEL-LABEL: fmul_select_f64_test15_sel_log2val_neg42_neg33:
1526 ; GFX9-GISEL:       ; %bb.0:
1527 ; GFX9-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1528 ; GFX9-GISEL-NEXT:    v_not_b32_e32 v4, 41
1529 ; GFX9-GISEL-NEXT:    v_not_b32_e32 v5, 32
1530 ; GFX9-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v3
1531 ; GFX9-GISEL-NEXT:    v_cndmask_b32_e32 v2, v5, v4, vcc
1532 ; GFX9-GISEL-NEXT:    v_ldexp_f64 v[0:1], v[0:1], v2
1533 ; GFX9-GISEL-NEXT:    s_setpc_b64 s[30:31]
1534 ;
1535 ; GFX10-SDAG-LABEL: fmul_select_f64_test15_sel_log2val_neg42_neg33:
1536 ; GFX10-SDAG:       ; %bb.0:
1537 ; GFX10-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1538 ; GFX10-SDAG-NEXT:    v_not_b32_e32 v4, 41
1539 ; GFX10-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v3
1540 ; GFX10-SDAG-NEXT:    v_cndmask_b32_e32 v2, 0xffffffdf, v4, vcc_lo
1541 ; GFX10-SDAG-NEXT:    v_ldexp_f64 v[0:1], v[0:1], v2
1542 ; GFX10-SDAG-NEXT:    s_setpc_b64 s[30:31]
1543 ;
1544 ; GFX10-GISEL-LABEL: fmul_select_f64_test15_sel_log2val_neg42_neg33:
1545 ; GFX10-GISEL:       ; %bb.0:
1546 ; GFX10-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1547 ; GFX10-GISEL-NEXT:    v_not_b32_e32 v4, 32
1548 ; GFX10-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v3
1549 ; GFX10-GISEL-NEXT:    v_cndmask_b32_e64 v2, v4, 0xffffffd6, vcc_lo
1550 ; GFX10-GISEL-NEXT:    v_ldexp_f64 v[0:1], v[0:1], v2
1551 ; GFX10-GISEL-NEXT:    s_setpc_b64 s[30:31]
1552 ;
1553 ; GFX11-SDAG-LABEL: fmul_select_f64_test15_sel_log2val_neg42_neg33:
1554 ; GFX11-SDAG:       ; %bb.0:
1555 ; GFX11-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1556 ; GFX11-SDAG-NEXT:    v_not_b32_e32 v4, 41
1557 ; GFX11-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v3
1558 ; GFX11-SDAG-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(NEXT) | instid1(VALU_DEP_1)
1559 ; GFX11-SDAG-NEXT:    v_cndmask_b32_e32 v2, 0xffffffdf, v4, vcc_lo
1560 ; GFX11-SDAG-NEXT:    v_ldexp_f64 v[0:1], v[0:1], v2
1561 ; GFX11-SDAG-NEXT:    s_setpc_b64 s[30:31]
1562 ;
1563 ; GFX11-GISEL-LABEL: fmul_select_f64_test15_sel_log2val_neg42_neg33:
1564 ; GFX11-GISEL:       ; %bb.0:
1565 ; GFX11-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1566 ; GFX11-GISEL-NEXT:    v_not_b32_e32 v4, 32
1567 ; GFX11-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v3
1568 ; GFX11-GISEL-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(NEXT) | instid1(VALU_DEP_1)
1569 ; GFX11-GISEL-NEXT:    v_cndmask_b32_e64 v2, v4, 0xffffffd6, vcc_lo
1570 ; GFX11-GISEL-NEXT:    v_ldexp_f64 v[0:1], v[0:1], v2
1571 ; GFX11-GISEL-NEXT:    s_setpc_b64 s[30:31]
1572   %bool = icmp eq i32 %bool.arg1, %bool.arg2
1573   %y = select i1 %bool, double 0x3D50000000000000, double 0x3DE0000000000000
1574   %ldexp = fmul double %x, %y
1575   ret double %ldexp
1576 }
1577
1578
1579 define half @fmul_select_f16_test1(half %x, i32 %bool.arg1, i32 %bool.arg2) {
1580 ; GFX7-SDAG-LABEL: fmul_select_f16_test1:
1581 ; GFX7-SDAG:       ; %bb.0:
1582 ; GFX7-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1583 ; GFX7-SDAG-NEXT:    v_cvt_f16_f32_e32 v0, v0
1584 ; GFX7-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
1585 ; GFX7-SDAG-NEXT:    v_cndmask_b32_e64 v1, 0, 1, vcc
1586 ; GFX7-SDAG-NEXT:    v_cvt_f32_f16_e32 v0, v0
1587 ; GFX7-SDAG-NEXT:    v_ldexp_f32_e32 v0, v0, v1
1588 ; GFX7-SDAG-NEXT:    s_setpc_b64 s[30:31]
1589 ;
1590 ; GFX7-GISEL-LABEL: fmul_select_f16_test1:
1591 ; GFX7-GISEL:       ; %bb.0:
1592 ; GFX7-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1593 ; GFX7-GISEL-NEXT:    v_cvt_f32_f16_e32 v0, v0
1594 ; GFX7-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
1595 ; GFX7-GISEL-NEXT:    v_cndmask_b32_e64 v1, 0, 1, vcc
1596 ; GFX7-GISEL-NEXT:    v_ldexp_f32_e32 v0, v0, v1
1597 ; GFX7-GISEL-NEXT:    v_cvt_f16_f32_e32 v0, v0
1598 ; GFX7-GISEL-NEXT:    s_setpc_b64 s[30:31]
1599 ;
1600 ; GFX9-SDAG-LABEL: fmul_select_f16_test1:
1601 ; GFX9-SDAG:       ; %bb.0:
1602 ; GFX9-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1603 ; GFX9-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
1604 ; GFX9-SDAG-NEXT:    v_cndmask_b32_e64 v1, 0, 1, vcc
1605 ; GFX9-SDAG-NEXT:    v_ldexp_f16_e32 v0, v0, v1
1606 ; GFX9-SDAG-NEXT:    s_setpc_b64 s[30:31]
1607 ;
1608 ; GFX9-GISEL-LABEL: fmul_select_f16_test1:
1609 ; GFX9-GISEL:       ; %bb.0:
1610 ; GFX9-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1611 ; GFX9-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
1612 ; GFX9-GISEL-NEXT:    v_cndmask_b32_e64 v1, 0, 1, vcc
1613 ; GFX9-GISEL-NEXT:    v_mov_b32_e32 v2, 0xffff8000
1614 ; GFX9-GISEL-NEXT:    v_mov_b32_e32 v3, 0x7fff
1615 ; GFX9-GISEL-NEXT:    v_med3_i32 v1, v1, v2, v3
1616 ; GFX9-GISEL-NEXT:    v_ldexp_f16_e32 v0, v0, v1
1617 ; GFX9-GISEL-NEXT:    s_setpc_b64 s[30:31]
1618 ;
1619 ; GFX10-SDAG-LABEL: fmul_select_f16_test1:
1620 ; GFX10-SDAG:       ; %bb.0:
1621 ; GFX10-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1622 ; GFX10-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
1623 ; GFX10-SDAG-NEXT:    v_cndmask_b32_e64 v1, 0, 1, vcc_lo
1624 ; GFX10-SDAG-NEXT:    v_ldexp_f16_e32 v0, v0, v1
1625 ; GFX10-SDAG-NEXT:    s_setpc_b64 s[30:31]
1626 ;
1627 ; GFX10-GISEL-LABEL: fmul_select_f16_test1:
1628 ; GFX10-GISEL:       ; %bb.0:
1629 ; GFX10-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1630 ; GFX10-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
1631 ; GFX10-GISEL-NEXT:    v_mov_b32_e32 v2, 0x7fff
1632 ; GFX10-GISEL-NEXT:    v_cndmask_b32_e64 v1, 0, 1, vcc_lo
1633 ; GFX10-GISEL-NEXT:    v_med3_i32 v1, 0xffff8000, v1, v2
1634 ; GFX10-GISEL-NEXT:    v_ldexp_f16_e32 v0, v0, v1
1635 ; GFX10-GISEL-NEXT:    s_setpc_b64 s[30:31]
1636 ;
1637 ; GFX11-SDAG-LABEL: fmul_select_f16_test1:
1638 ; GFX11-SDAG:       ; %bb.0:
1639 ; GFX11-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1640 ; GFX11-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
1641 ; GFX11-SDAG-NEXT:    v_cndmask_b32_e64 v1, 0, 1, vcc_lo
1642 ; GFX11-SDAG-NEXT:    s_delay_alu instid0(VALU_DEP_1)
1643 ; GFX11-SDAG-NEXT:    v_ldexp_f16_e32 v0, v0, v1
1644 ; GFX11-SDAG-NEXT:    s_setpc_b64 s[30:31]
1645 ;
1646 ; GFX11-GISEL-LABEL: fmul_select_f16_test1:
1647 ; GFX11-GISEL:       ; %bb.0:
1648 ; GFX11-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1649 ; GFX11-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
1650 ; GFX11-GISEL-NEXT:    v_mov_b32_e32 v2, 0x7fff
1651 ; GFX11-GISEL-NEXT:    v_cndmask_b32_e64 v1, 0, 1, vcc_lo
1652 ; GFX11-GISEL-NEXT:    s_delay_alu instid0(VALU_DEP_1) | instskip(NEXT) | instid1(VALU_DEP_1)
1653 ; GFX11-GISEL-NEXT:    v_med3_i32 v1, 0xffff8000, v1, v2
1654 ; GFX11-GISEL-NEXT:    v_ldexp_f16_e32 v0, v0, v1
1655 ; GFX11-GISEL-NEXT:    s_setpc_b64 s[30:31]
1656   %bool = icmp eq i32 %bool.arg1, %bool.arg2
1657   %y = select i1 %bool, half 2.000000e+00, half 1.000000e+00
1658   %ldexp = fmul half %x, %y
1659   ret half %ldexp
1660 }
1661
1662 define half @fmul_select_f16_test2(half %x, i32 %bool.arg1, i32 %bool.arg2) {
1663 ; GFX7-SDAG-LABEL: fmul_select_f16_test2:
1664 ; GFX7-SDAG:       ; %bb.0:
1665 ; GFX7-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1666 ; GFX7-SDAG-NEXT:    v_cvt_f16_f32_e32 v0, v0
1667 ; GFX7-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
1668 ; GFX7-SDAG-NEXT:    v_cndmask_b32_e64 v1, 0, -1, vcc
1669 ; GFX7-SDAG-NEXT:    v_cvt_f32_f16_e32 v0, v0
1670 ; GFX7-SDAG-NEXT:    v_ldexp_f32_e32 v0, v0, v1
1671 ; GFX7-SDAG-NEXT:    s_setpc_b64 s[30:31]
1672 ;
1673 ; GFX7-GISEL-LABEL: fmul_select_f16_test2:
1674 ; GFX7-GISEL:       ; %bb.0:
1675 ; GFX7-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1676 ; GFX7-GISEL-NEXT:    v_cvt_f32_f16_e32 v0, v0
1677 ; GFX7-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
1678 ; GFX7-GISEL-NEXT:    v_cndmask_b32_e64 v1, 0, -1, vcc
1679 ; GFX7-GISEL-NEXT:    v_ldexp_f32_e32 v0, v0, v1
1680 ; GFX7-GISEL-NEXT:    v_cvt_f16_f32_e32 v0, v0
1681 ; GFX7-GISEL-NEXT:    s_setpc_b64 s[30:31]
1682 ;
1683 ; GFX9-SDAG-LABEL: fmul_select_f16_test2:
1684 ; GFX9-SDAG:       ; %bb.0:
1685 ; GFX9-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1686 ; GFX9-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
1687 ; GFX9-SDAG-NEXT:    v_cndmask_b32_e64 v1, 0, -1, vcc
1688 ; GFX9-SDAG-NEXT:    s_movk_i32 s4, 0x8000
1689 ; GFX9-SDAG-NEXT:    v_mov_b32_e32 v2, 0x7fff
1690 ; GFX9-SDAG-NEXT:    v_med3_i32 v1, v1, s4, v2
1691 ; GFX9-SDAG-NEXT:    v_ldexp_f16_e32 v0, v0, v1
1692 ; GFX9-SDAG-NEXT:    s_setpc_b64 s[30:31]
1693 ;
1694 ; GFX9-GISEL-LABEL: fmul_select_f16_test2:
1695 ; GFX9-GISEL:       ; %bb.0:
1696 ; GFX9-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1697 ; GFX9-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
1698 ; GFX9-GISEL-NEXT:    v_cndmask_b32_e64 v1, 0, -1, vcc
1699 ; GFX9-GISEL-NEXT:    v_mov_b32_e32 v2, 0xffff8000
1700 ; GFX9-GISEL-NEXT:    v_mov_b32_e32 v3, 0x7fff
1701 ; GFX9-GISEL-NEXT:    v_med3_i32 v1, v1, v2, v3
1702 ; GFX9-GISEL-NEXT:    v_ldexp_f16_e32 v0, v0, v1
1703 ; GFX9-GISEL-NEXT:    s_setpc_b64 s[30:31]
1704 ;
1705 ; GFX10-SDAG-LABEL: fmul_select_f16_test2:
1706 ; GFX10-SDAG:       ; %bb.0:
1707 ; GFX10-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1708 ; GFX10-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
1709 ; GFX10-SDAG-NEXT:    s_movk_i32 s4, 0x8000
1710 ; GFX10-SDAG-NEXT:    v_cndmask_b32_e64 v1, 0, -1, vcc_lo
1711 ; GFX10-SDAG-NEXT:    v_med3_i32 v1, v1, s4, 0x7fff
1712 ; GFX10-SDAG-NEXT:    v_ldexp_f16_e32 v0, v0, v1
1713 ; GFX10-SDAG-NEXT:    s_setpc_b64 s[30:31]
1714 ;
1715 ; GFX10-GISEL-LABEL: fmul_select_f16_test2:
1716 ; GFX10-GISEL:       ; %bb.0:
1717 ; GFX10-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1718 ; GFX10-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
1719 ; GFX10-GISEL-NEXT:    v_mov_b32_e32 v2, 0x7fff
1720 ; GFX10-GISEL-NEXT:    v_cndmask_b32_e64 v1, 0, -1, vcc_lo
1721 ; GFX10-GISEL-NEXT:    v_med3_i32 v1, 0xffff8000, v1, v2
1722 ; GFX10-GISEL-NEXT:    v_ldexp_f16_e32 v0, v0, v1
1723 ; GFX10-GISEL-NEXT:    s_setpc_b64 s[30:31]
1724 ;
1725 ; GFX11-SDAG-LABEL: fmul_select_f16_test2:
1726 ; GFX11-SDAG:       ; %bb.0:
1727 ; GFX11-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1728 ; GFX11-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
1729 ; GFX11-SDAG-NEXT:    s_movk_i32 s0, 0x8000
1730 ; GFX11-SDAG-NEXT:    v_cndmask_b32_e64 v1, 0, -1, vcc_lo
1731 ; GFX11-SDAG-NEXT:    s_delay_alu instid0(VALU_DEP_1) | instskip(NEXT) | instid1(VALU_DEP_1)
1732 ; GFX11-SDAG-NEXT:    v_med3_i32 v1, v1, s0, 0x7fff
1733 ; GFX11-SDAG-NEXT:    v_ldexp_f16_e32 v0, v0, v1
1734 ; GFX11-SDAG-NEXT:    s_setpc_b64 s[30:31]
1735 ;
1736 ; GFX11-GISEL-LABEL: fmul_select_f16_test2:
1737 ; GFX11-GISEL:       ; %bb.0:
1738 ; GFX11-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1739 ; GFX11-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
1740 ; GFX11-GISEL-NEXT:    v_mov_b32_e32 v2, 0x7fff
1741 ; GFX11-GISEL-NEXT:    v_cndmask_b32_e64 v1, 0, -1, vcc_lo
1742 ; GFX11-GISEL-NEXT:    s_delay_alu instid0(VALU_DEP_1) | instskip(NEXT) | instid1(VALU_DEP_1)
1743 ; GFX11-GISEL-NEXT:    v_med3_i32 v1, 0xffff8000, v1, v2
1744 ; GFX11-GISEL-NEXT:    v_ldexp_f16_e32 v0, v0, v1
1745 ; GFX11-GISEL-NEXT:    s_setpc_b64 s[30:31]
1746   %bool = icmp eq i32 %bool.arg1, %bool.arg2
1747   %y = select i1 %bool, half 5.000000e-01, half 1.000000e+00
1748   %ldexp = fmul half %x, %y
1749   ret half %ldexp
1750 }
1751
1752 define <2 x half> @fmul_select_v2f16_test3(<2 x half> %x, <2 x i32> %bool.arg1, <2 x i32> %bool.arg2) {
1753 ; GFX7-SDAG-LABEL: fmul_select_v2f16_test3:
1754 ; GFX7-SDAG:       ; %bb.0:
1755 ; GFX7-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1756 ; GFX7-SDAG-NEXT:    v_cvt_f16_f32_e32 v1, v1
1757 ; GFX7-SDAG-NEXT:    v_cvt_f16_f32_e32 v0, v0
1758 ; GFX7-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v3, v5
1759 ; GFX7-SDAG-NEXT:    v_cndmask_b32_e64 v3, 1.0, 2.0, vcc
1760 ; GFX7-SDAG-NEXT:    v_cvt_f32_f16_e32 v1, v1
1761 ; GFX7-SDAG-NEXT:    v_cvt_f32_f16_e32 v0, v0
1762 ; GFX7-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v4
1763 ; GFX7-SDAG-NEXT:    v_cndmask_b32_e64 v2, 1.0, 2.0, vcc
1764 ; GFX7-SDAG-NEXT:    v_mul_f32_e32 v1, v1, v3
1765 ; GFX7-SDAG-NEXT:    v_mul_f32_e32 v0, v0, v2
1766 ; GFX7-SDAG-NEXT:    s_setpc_b64 s[30:31]
1767 ;
1768 ; GFX7-GISEL-LABEL: fmul_select_v2f16_test3:
1769 ; GFX7-GISEL:       ; %bb.0:
1770 ; GFX7-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1771 ; GFX7-GISEL-NEXT:    v_cvt_f32_f16_e32 v0, v0
1772 ; GFX7-GISEL-NEXT:    v_cvt_f32_f16_e32 v1, v1
1773 ; GFX7-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v4
1774 ; GFX7-GISEL-NEXT:    v_cndmask_b32_e64 v2, 0, 1, vcc
1775 ; GFX7-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v3, v5
1776 ; GFX7-GISEL-NEXT:    v_cndmask_b32_e64 v3, 0, 1, vcc
1777 ; GFX7-GISEL-NEXT:    v_ldexp_f32_e32 v0, v0, v2
1778 ; GFX7-GISEL-NEXT:    v_ldexp_f32_e32 v1, v1, v3
1779 ; GFX7-GISEL-NEXT:    v_cvt_f16_f32_e32 v0, v0
1780 ; GFX7-GISEL-NEXT:    v_cvt_f16_f32_e32 v1, v1
1781 ; GFX7-GISEL-NEXT:    s_setpc_b64 s[30:31]
1782 ;
1783 ; GFX9-SDAG-LABEL: fmul_select_v2f16_test3:
1784 ; GFX9-SDAG:       ; %bb.0:
1785 ; GFX9-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1786 ; GFX9-SDAG-NEXT:    v_mov_b32_e32 v5, 0x3c00
1787 ; GFX9-SDAG-NEXT:    v_mov_b32_e32 v6, 0x4000
1788 ; GFX9-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v4
1789 ; GFX9-SDAG-NEXT:    v_cndmask_b32_e32 v2, v5, v6, vcc
1790 ; GFX9-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v3
1791 ; GFX9-SDAG-NEXT:    v_cndmask_b32_e32 v1, v5, v6, vcc
1792 ; GFX9-SDAG-NEXT:    v_pack_b32_f16 v1, v1, v2
1793 ; GFX9-SDAG-NEXT:    v_pk_mul_f16 v0, v0, v1
1794 ; GFX9-SDAG-NEXT:    s_setpc_b64 s[30:31]
1795 ;
1796 ; GFX9-GISEL-LABEL: fmul_select_v2f16_test3:
1797 ; GFX9-GISEL:       ; %bb.0:
1798 ; GFX9-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1799 ; GFX9-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v3
1800 ; GFX9-GISEL-NEXT:    v_cndmask_b32_e64 v1, 0, 1, vcc
1801 ; GFX9-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v4
1802 ; GFX9-GISEL-NEXT:    v_cndmask_b32_e64 v2, 0, 1, vcc
1803 ; GFX9-GISEL-NEXT:    v_mov_b32_e32 v3, 0xffff8000
1804 ; GFX9-GISEL-NEXT:    v_mov_b32_e32 v4, 0x7fff
1805 ; GFX9-GISEL-NEXT:    v_med3_i32 v1, v1, v3, v4
1806 ; GFX9-GISEL-NEXT:    v_med3_i32 v2, v2, v3, v4
1807 ; GFX9-GISEL-NEXT:    v_ldexp_f16_e32 v1, v0, v1
1808 ; GFX9-GISEL-NEXT:    v_ldexp_f16_sdwa v0, v0, v2 dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:WORD_1 src1_sel:DWORD
1809 ; GFX9-GISEL-NEXT:    v_lshl_or_b32 v0, v0, 16, v1
1810 ; GFX9-GISEL-NEXT:    s_setpc_b64 s[30:31]
1811 ;
1812 ; GFX10-SDAG-LABEL: fmul_select_v2f16_test3:
1813 ; GFX10-SDAG:       ; %bb.0:
1814 ; GFX10-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1815 ; GFX10-SDAG-NEXT:    v_mov_b32_e32 v5, 0x4000
1816 ; GFX10-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v4
1817 ; GFX10-SDAG-NEXT:    v_cndmask_b32_e32 v2, 0x3c00, v5, vcc_lo
1818 ; GFX10-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v3
1819 ; GFX10-SDAG-NEXT:    v_cndmask_b32_e32 v1, 0x3c00, v5, vcc_lo
1820 ; GFX10-SDAG-NEXT:    v_pack_b32_f16 v1, v1, v2
1821 ; GFX10-SDAG-NEXT:    v_pk_mul_f16 v0, v0, v1
1822 ; GFX10-SDAG-NEXT:    s_setpc_b64 s[30:31]
1823 ;
1824 ; GFX10-GISEL-LABEL: fmul_select_v2f16_test3:
1825 ; GFX10-GISEL:       ; %bb.0:
1826 ; GFX10-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1827 ; GFX10-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v3
1828 ; GFX10-GISEL-NEXT:    v_mov_b32_e32 v3, 0x7fff
1829 ; GFX10-GISEL-NEXT:    v_cndmask_b32_e64 v1, 0, 1, vcc_lo
1830 ; GFX10-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v4
1831 ; GFX10-GISEL-NEXT:    v_med3_i32 v1, 0xffff8000, v1, v3
1832 ; GFX10-GISEL-NEXT:    v_cndmask_b32_e64 v2, 0, 1, vcc_lo
1833 ; GFX10-GISEL-NEXT:    v_ldexp_f16_e32 v1, v0, v1
1834 ; GFX10-GISEL-NEXT:    v_med3_i32 v2, 0xffff8000, v2, v3
1835 ; GFX10-GISEL-NEXT:    v_and_b32_e32 v1, 0xffff, v1
1836 ; GFX10-GISEL-NEXT:    v_ldexp_f16_sdwa v0, v0, v2 dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:WORD_1 src1_sel:DWORD
1837 ; GFX10-GISEL-NEXT:    v_lshl_or_b32 v0, v0, 16, v1
1838 ; GFX10-GISEL-NEXT:    s_setpc_b64 s[30:31]
1839 ;
1840 ; GFX11-SDAG-LABEL: fmul_select_v2f16_test3:
1841 ; GFX11-SDAG:       ; %bb.0:
1842 ; GFX11-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1843 ; GFX11-SDAG-NEXT:    v_mov_b32_e32 v5, 0x4000
1844 ; GFX11-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v4
1845 ; GFX11-SDAG-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(SKIP_2) | instid1(VALU_DEP_1)
1846 ; GFX11-SDAG-NEXT:    v_cndmask_b32_e32 v2, 0x3c00, v5, vcc_lo
1847 ; GFX11-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v3
1848 ; GFX11-SDAG-NEXT:    v_cndmask_b32_e32 v1, 0x3c00, v5, vcc_lo
1849 ; GFX11-SDAG-NEXT:    v_pack_b32_f16 v1, v1, v2
1850 ; GFX11-SDAG-NEXT:    s_delay_alu instid0(VALU_DEP_1)
1851 ; GFX11-SDAG-NEXT:    v_pk_mul_f16 v0, v0, v1
1852 ; GFX11-SDAG-NEXT:    s_setpc_b64 s[30:31]
1853 ;
1854 ; GFX11-GISEL-LABEL: fmul_select_v2f16_test3:
1855 ; GFX11-GISEL:       ; %bb.0:
1856 ; GFX11-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1857 ; GFX11-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v3
1858 ; GFX11-GISEL-NEXT:    v_mov_b32_e32 v3, 0x7fff
1859 ; GFX11-GISEL-NEXT:    v_cndmask_b32_e64 v1, 0, 1, vcc_lo
1860 ; GFX11-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v4
1861 ; GFX11-GISEL-NEXT:    v_lshrrev_b32_e32 v4, 16, v0
1862 ; GFX11-GISEL-NEXT:    s_delay_alu instid0(VALU_DEP_3) | instskip(SKIP_1) | instid1(VALU_DEP_2)
1863 ; GFX11-GISEL-NEXT:    v_med3_i32 v1, 0xffff8000, v1, v3
1864 ; GFX11-GISEL-NEXT:    v_cndmask_b32_e64 v2, 0, 1, vcc_lo
1865 ; GFX11-GISEL-NEXT:    v_ldexp_f16_e32 v0, v0, v1
1866 ; GFX11-GISEL-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(NEXT) | instid1(VALU_DEP_2)
1867 ; GFX11-GISEL-NEXT:    v_med3_i32 v2, 0xffff8000, v2, v3
1868 ; GFX11-GISEL-NEXT:    v_and_b32_e32 v0, 0xffff, v0
1869 ; GFX11-GISEL-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(NEXT) | instid1(VALU_DEP_1)
1870 ; GFX11-GISEL-NEXT:    v_ldexp_f16_e32 v1, v4, v2
1871 ; GFX11-GISEL-NEXT:    v_lshl_or_b32 v0, v1, 16, v0
1872 ; GFX11-GISEL-NEXT:    s_setpc_b64 s[30:31]
1873   %bool = icmp eq <2 x i32> %bool.arg1, %bool.arg2
1874   %y = select <2 x i1> %bool, <2 x half> <half 2.000000e+00, half 2.000000e+00>, <2 x half> <half 1.000000e+00, half 1.000000e+00>
1875   %ldexp = fmul <2 x half> %x, %y
1876   ret <2 x half> %ldexp
1877 }
1878
1879 define <2 x half> @fmul_select_v2f16_test4(<2 x half> %x, <2 x i32> %bool.arg1, <2 x i32> %bool.arg2) {
1880 ; GFX7-SDAG-LABEL: fmul_select_v2f16_test4:
1881 ; GFX7-SDAG:       ; %bb.0:
1882 ; GFX7-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1883 ; GFX7-SDAG-NEXT:    v_cvt_f16_f32_e32 v1, v1
1884 ; GFX7-SDAG-NEXT:    v_cvt_f16_f32_e32 v0, v0
1885 ; GFX7-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v3, v5
1886 ; GFX7-SDAG-NEXT:    v_cndmask_b32_e64 v3, 1.0, 0.5, vcc
1887 ; GFX7-SDAG-NEXT:    v_cvt_f32_f16_e32 v1, v1
1888 ; GFX7-SDAG-NEXT:    v_cvt_f32_f16_e32 v0, v0
1889 ; GFX7-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v4
1890 ; GFX7-SDAG-NEXT:    v_cndmask_b32_e64 v2, 1.0, 0.5, vcc
1891 ; GFX7-SDAG-NEXT:    v_mul_f32_e32 v1, v1, v3
1892 ; GFX7-SDAG-NEXT:    v_mul_f32_e32 v0, v0, v2
1893 ; GFX7-SDAG-NEXT:    s_setpc_b64 s[30:31]
1894 ;
1895 ; GFX7-GISEL-LABEL: fmul_select_v2f16_test4:
1896 ; GFX7-GISEL:       ; %bb.0:
1897 ; GFX7-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1898 ; GFX7-GISEL-NEXT:    v_cvt_f32_f16_e32 v0, v0
1899 ; GFX7-GISEL-NEXT:    v_cvt_f32_f16_e32 v1, v1
1900 ; GFX7-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v4
1901 ; GFX7-GISEL-NEXT:    v_cndmask_b32_e64 v2, 0, -1, vcc
1902 ; GFX7-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v3, v5
1903 ; GFX7-GISEL-NEXT:    v_cndmask_b32_e64 v3, 0, -1, vcc
1904 ; GFX7-GISEL-NEXT:    v_ldexp_f32_e32 v0, v0, v2
1905 ; GFX7-GISEL-NEXT:    v_ldexp_f32_e32 v1, v1, v3
1906 ; GFX7-GISEL-NEXT:    v_cvt_f16_f32_e32 v0, v0
1907 ; GFX7-GISEL-NEXT:    v_cvt_f16_f32_e32 v1, v1
1908 ; GFX7-GISEL-NEXT:    s_setpc_b64 s[30:31]
1909 ;
1910 ; GFX9-SDAG-LABEL: fmul_select_v2f16_test4:
1911 ; GFX9-SDAG:       ; %bb.0:
1912 ; GFX9-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1913 ; GFX9-SDAG-NEXT:    v_mov_b32_e32 v5, 0x3c00
1914 ; GFX9-SDAG-NEXT:    v_mov_b32_e32 v6, 0x3800
1915 ; GFX9-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v4
1916 ; GFX9-SDAG-NEXT:    v_cndmask_b32_e32 v2, v5, v6, vcc
1917 ; GFX9-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v3
1918 ; GFX9-SDAG-NEXT:    v_cndmask_b32_e32 v1, v5, v6, vcc
1919 ; GFX9-SDAG-NEXT:    v_pack_b32_f16 v1, v1, v2
1920 ; GFX9-SDAG-NEXT:    v_pk_mul_f16 v0, v0, v1
1921 ; GFX9-SDAG-NEXT:    s_setpc_b64 s[30:31]
1922 ;
1923 ; GFX9-GISEL-LABEL: fmul_select_v2f16_test4:
1924 ; GFX9-GISEL:       ; %bb.0:
1925 ; GFX9-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1926 ; GFX9-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v3
1927 ; GFX9-GISEL-NEXT:    v_cndmask_b32_e64 v1, 0, -1, vcc
1928 ; GFX9-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v4
1929 ; GFX9-GISEL-NEXT:    v_cndmask_b32_e64 v2, 0, -1, vcc
1930 ; GFX9-GISEL-NEXT:    v_mov_b32_e32 v3, 0xffff8000
1931 ; GFX9-GISEL-NEXT:    v_mov_b32_e32 v4, 0x7fff
1932 ; GFX9-GISEL-NEXT:    v_med3_i32 v1, v1, v3, v4
1933 ; GFX9-GISEL-NEXT:    v_med3_i32 v2, v2, v3, v4
1934 ; GFX9-GISEL-NEXT:    v_ldexp_f16_e32 v1, v0, v1
1935 ; GFX9-GISEL-NEXT:    v_ldexp_f16_sdwa v0, v0, v2 dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:WORD_1 src1_sel:DWORD
1936 ; GFX9-GISEL-NEXT:    v_lshl_or_b32 v0, v0, 16, v1
1937 ; GFX9-GISEL-NEXT:    s_setpc_b64 s[30:31]
1938 ;
1939 ; GFX10-SDAG-LABEL: fmul_select_v2f16_test4:
1940 ; GFX10-SDAG:       ; %bb.0:
1941 ; GFX10-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1942 ; GFX10-SDAG-NEXT:    v_mov_b32_e32 v5, 0x3800
1943 ; GFX10-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v4
1944 ; GFX10-SDAG-NEXT:    v_cndmask_b32_e32 v2, 0x3c00, v5, vcc_lo
1945 ; GFX10-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v3
1946 ; GFX10-SDAG-NEXT:    v_cndmask_b32_e32 v1, 0x3c00, v5, vcc_lo
1947 ; GFX10-SDAG-NEXT:    v_pack_b32_f16 v1, v1, v2
1948 ; GFX10-SDAG-NEXT:    v_pk_mul_f16 v0, v0, v1
1949 ; GFX10-SDAG-NEXT:    s_setpc_b64 s[30:31]
1950 ;
1951 ; GFX10-GISEL-LABEL: fmul_select_v2f16_test4:
1952 ; GFX10-GISEL:       ; %bb.0:
1953 ; GFX10-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1954 ; GFX10-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v3
1955 ; GFX10-GISEL-NEXT:    v_mov_b32_e32 v3, 0x7fff
1956 ; GFX10-GISEL-NEXT:    v_cndmask_b32_e64 v1, 0, -1, vcc_lo
1957 ; GFX10-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v4
1958 ; GFX10-GISEL-NEXT:    v_med3_i32 v1, 0xffff8000, v1, v3
1959 ; GFX10-GISEL-NEXT:    v_cndmask_b32_e64 v2, 0, -1, vcc_lo
1960 ; GFX10-GISEL-NEXT:    v_ldexp_f16_e32 v1, v0, v1
1961 ; GFX10-GISEL-NEXT:    v_med3_i32 v2, 0xffff8000, v2, v3
1962 ; GFX10-GISEL-NEXT:    v_and_b32_e32 v1, 0xffff, v1
1963 ; GFX10-GISEL-NEXT:    v_ldexp_f16_sdwa v0, v0, v2 dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:WORD_1 src1_sel:DWORD
1964 ; GFX10-GISEL-NEXT:    v_lshl_or_b32 v0, v0, 16, v1
1965 ; GFX10-GISEL-NEXT:    s_setpc_b64 s[30:31]
1966 ;
1967 ; GFX11-SDAG-LABEL: fmul_select_v2f16_test4:
1968 ; GFX11-SDAG:       ; %bb.0:
1969 ; GFX11-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1970 ; GFX11-SDAG-NEXT:    v_mov_b32_e32 v5, 0x3800
1971 ; GFX11-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v4
1972 ; GFX11-SDAG-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(SKIP_2) | instid1(VALU_DEP_1)
1973 ; GFX11-SDAG-NEXT:    v_cndmask_b32_e32 v2, 0x3c00, v5, vcc_lo
1974 ; GFX11-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v3
1975 ; GFX11-SDAG-NEXT:    v_cndmask_b32_e32 v1, 0x3c00, v5, vcc_lo
1976 ; GFX11-SDAG-NEXT:    v_pack_b32_f16 v1, v1, v2
1977 ; GFX11-SDAG-NEXT:    s_delay_alu instid0(VALU_DEP_1)
1978 ; GFX11-SDAG-NEXT:    v_pk_mul_f16 v0, v0, v1
1979 ; GFX11-SDAG-NEXT:    s_setpc_b64 s[30:31]
1980 ;
1981 ; GFX11-GISEL-LABEL: fmul_select_v2f16_test4:
1982 ; GFX11-GISEL:       ; %bb.0:
1983 ; GFX11-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1984 ; GFX11-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v3
1985 ; GFX11-GISEL-NEXT:    v_mov_b32_e32 v3, 0x7fff
1986 ; GFX11-GISEL-NEXT:    v_cndmask_b32_e64 v1, 0, -1, vcc_lo
1987 ; GFX11-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v4
1988 ; GFX11-GISEL-NEXT:    v_lshrrev_b32_e32 v4, 16, v0
1989 ; GFX11-GISEL-NEXT:    s_delay_alu instid0(VALU_DEP_3) | instskip(SKIP_1) | instid1(VALU_DEP_2)
1990 ; GFX11-GISEL-NEXT:    v_med3_i32 v1, 0xffff8000, v1, v3
1991 ; GFX11-GISEL-NEXT:    v_cndmask_b32_e64 v2, 0, -1, vcc_lo
1992 ; GFX11-GISEL-NEXT:    v_ldexp_f16_e32 v0, v0, v1
1993 ; GFX11-GISEL-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(NEXT) | instid1(VALU_DEP_2)
1994 ; GFX11-GISEL-NEXT:    v_med3_i32 v2, 0xffff8000, v2, v3
1995 ; GFX11-GISEL-NEXT:    v_and_b32_e32 v0, 0xffff, v0
1996 ; GFX11-GISEL-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(NEXT) | instid1(VALU_DEP_1)
1997 ; GFX11-GISEL-NEXT:    v_ldexp_f16_e32 v1, v4, v2
1998 ; GFX11-GISEL-NEXT:    v_lshl_or_b32 v0, v1, 16, v0
1999 ; GFX11-GISEL-NEXT:    s_setpc_b64 s[30:31]
2000   %bool = icmp eq <2 x i32> %bool.arg1, %bool.arg2
2001   %y = select <2 x i1> %bool, <2 x half> <half 5.000000e-01, half 5.000000e-01>, <2 x half> <half 1.000000e+00, half 1.000000e+00>
2002   %ldexp = fmul <2 x half> %x, %y
2003   ret <2 x half> %ldexp
2004 }
2005
2006 define half @fmul_select_f16_test5(half %x, i32 %bool.arg1, i32 %bool.arg2) {
2007 ; GFX7-SDAG-LABEL: fmul_select_f16_test5:
2008 ; GFX7-SDAG:       ; %bb.0:
2009 ; GFX7-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2010 ; GFX7-SDAG-NEXT:    v_cvt_f16_f32_e32 v0, v0
2011 ; GFX7-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
2012 ; GFX7-SDAG-NEXT:    v_cndmask_b32_e64 v1, 3, 1, vcc
2013 ; GFX7-SDAG-NEXT:    v_cvt_f32_f16_e32 v0, v0
2014 ; GFX7-SDAG-NEXT:    v_ldexp_f32_e32 v0, v0, v1
2015 ; GFX7-SDAG-NEXT:    s_setpc_b64 s[30:31]
2016 ;
2017 ; GFX7-GISEL-LABEL: fmul_select_f16_test5:
2018 ; GFX7-GISEL:       ; %bb.0:
2019 ; GFX7-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2020 ; GFX7-GISEL-NEXT:    v_cvt_f32_f16_e32 v0, v0
2021 ; GFX7-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
2022 ; GFX7-GISEL-NEXT:    v_cndmask_b32_e64 v1, 3, 1, vcc
2023 ; GFX7-GISEL-NEXT:    v_ldexp_f32_e32 v0, v0, v1
2024 ; GFX7-GISEL-NEXT:    v_cvt_f16_f32_e32 v0, v0
2025 ; GFX7-GISEL-NEXT:    s_setpc_b64 s[30:31]
2026 ;
2027 ; GFX9-LABEL: fmul_select_f16_test5:
2028 ; GFX9:       ; %bb.0:
2029 ; GFX9-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2030 ; GFX9-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
2031 ; GFX9-NEXT:    v_cndmask_b32_e64 v1, 3, 1, vcc
2032 ; GFX9-NEXT:    v_ldexp_f16_e32 v0, v0, v1
2033 ; GFX9-NEXT:    s_setpc_b64 s[30:31]
2034 ;
2035 ; GFX10-LABEL: fmul_select_f16_test5:
2036 ; GFX10:       ; %bb.0:
2037 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2038 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
2039 ; GFX10-NEXT:    v_cndmask_b32_e64 v1, 3, 1, vcc_lo
2040 ; GFX10-NEXT:    v_ldexp_f16_e32 v0, v0, v1
2041 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
2042 ;
2043 ; GFX11-LABEL: fmul_select_f16_test5:
2044 ; GFX11:       ; %bb.0:
2045 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2046 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
2047 ; GFX11-NEXT:    v_cndmask_b32_e64 v1, 3, 1, vcc_lo
2048 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1)
2049 ; GFX11-NEXT:    v_ldexp_f16_e32 v0, v0, v1
2050 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
2051   %bool = icmp eq i32 %bool.arg1, %bool.arg2
2052   %y = select i1 %bool, half 2.000000e+00, half 8.000000e+00
2053   %ldexp = fmul half %x, %y
2054   ret half %ldexp
2055 }
2056
2057 define half @fmul_select_f16_test6(half %x, i32 %bool.arg1, i32 %bool.arg2) {
2058 ; GFX7-SDAG-LABEL: fmul_select_f16_test6:
2059 ; GFX7-SDAG:       ; %bb.0:
2060 ; GFX7-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2061 ; GFX7-SDAG-NEXT:    v_cvt_f16_f32_e32 v0, v0
2062 ; GFX7-SDAG-NEXT:    v_mov_b32_e32 v3, 0x40400000
2063 ; GFX7-SDAG-NEXT:    v_mov_b32_e32 v4, 0xc1000000
2064 ; GFX7-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
2065 ; GFX7-SDAG-NEXT:    v_cvt_f32_f16_e32 v0, v0
2066 ; GFX7-SDAG-NEXT:    v_cndmask_b32_e32 v1, v3, v4, vcc
2067 ; GFX7-SDAG-NEXT:    v_mul_f32_e32 v0, v0, v1
2068 ; GFX7-SDAG-NEXT:    s_setpc_b64 s[30:31]
2069 ;
2070 ; GFX7-GISEL-LABEL: fmul_select_f16_test6:
2071 ; GFX7-GISEL:       ; %bb.0:
2072 ; GFX7-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2073 ; GFX7-GISEL-NEXT:    v_mov_b32_e32 v3, 0xc800
2074 ; GFX7-GISEL-NEXT:    v_mov_b32_e32 v4, 0x4200
2075 ; GFX7-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
2076 ; GFX7-GISEL-NEXT:    v_cndmask_b32_e32 v1, v4, v3, vcc
2077 ; GFX7-GISEL-NEXT:    v_cvt_f32_f16_e32 v0, v0
2078 ; GFX7-GISEL-NEXT:    v_cvt_f32_f16_e32 v1, v1
2079 ; GFX7-GISEL-NEXT:    v_mul_f32_e32 v0, v0, v1
2080 ; GFX7-GISEL-NEXT:    v_cvt_f16_f32_e32 v0, v0
2081 ; GFX7-GISEL-NEXT:    s_setpc_b64 s[30:31]
2082 ;
2083 ; GFX9-SDAG-LABEL: fmul_select_f16_test6:
2084 ; GFX9-SDAG:       ; %bb.0:
2085 ; GFX9-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2086 ; GFX9-SDAG-NEXT:    v_mov_b32_e32 v3, 0x4200
2087 ; GFX9-SDAG-NEXT:    v_mov_b32_e32 v4, 0xc800
2088 ; GFX9-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
2089 ; GFX9-SDAG-NEXT:    v_cndmask_b32_e32 v1, v3, v4, vcc
2090 ; GFX9-SDAG-NEXT:    v_mul_f16_e32 v0, v0, v1
2091 ; GFX9-SDAG-NEXT:    s_setpc_b64 s[30:31]
2092 ;
2093 ; GFX9-GISEL-LABEL: fmul_select_f16_test6:
2094 ; GFX9-GISEL:       ; %bb.0:
2095 ; GFX9-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2096 ; GFX9-GISEL-NEXT:    v_mov_b32_e32 v3, 0xc800
2097 ; GFX9-GISEL-NEXT:    v_mov_b32_e32 v4, 0x4200
2098 ; GFX9-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
2099 ; GFX9-GISEL-NEXT:    v_cndmask_b32_e32 v1, v4, v3, vcc
2100 ; GFX9-GISEL-NEXT:    v_mul_f16_e32 v0, v0, v1
2101 ; GFX9-GISEL-NEXT:    s_setpc_b64 s[30:31]
2102 ;
2103 ; GFX10-SDAG-LABEL: fmul_select_f16_test6:
2104 ; GFX10-SDAG:       ; %bb.0:
2105 ; GFX10-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2106 ; GFX10-SDAG-NEXT:    v_mov_b32_e32 v3, 0xc800
2107 ; GFX10-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
2108 ; GFX10-SDAG-NEXT:    v_cndmask_b32_e32 v1, 0x4200, v3, vcc_lo
2109 ; GFX10-SDAG-NEXT:    v_mul_f16_e32 v0, v0, v1
2110 ; GFX10-SDAG-NEXT:    s_setpc_b64 s[30:31]
2111 ;
2112 ; GFX10-GISEL-LABEL: fmul_select_f16_test6:
2113 ; GFX10-GISEL:       ; %bb.0:
2114 ; GFX10-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2115 ; GFX10-GISEL-NEXT:    v_mov_b32_e32 v3, 0x4200
2116 ; GFX10-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
2117 ; GFX10-GISEL-NEXT:    v_cndmask_b32_e64 v1, v3, 0xc800, vcc_lo
2118 ; GFX10-GISEL-NEXT:    v_mul_f16_e32 v0, v0, v1
2119 ; GFX10-GISEL-NEXT:    s_setpc_b64 s[30:31]
2120 ;
2121 ; GFX11-SDAG-LABEL: fmul_select_f16_test6:
2122 ; GFX11-SDAG:       ; %bb.0:
2123 ; GFX11-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2124 ; GFX11-SDAG-NEXT:    v_mov_b32_e32 v3, 0xc800
2125 ; GFX11-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
2126 ; GFX11-SDAG-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(NEXT) | instid1(VALU_DEP_1)
2127 ; GFX11-SDAG-NEXT:    v_cndmask_b32_e32 v1, 0x4200, v3, vcc_lo
2128 ; GFX11-SDAG-NEXT:    v_mul_f16_e32 v0, v0, v1
2129 ; GFX11-SDAG-NEXT:    s_setpc_b64 s[30:31]
2130 ;
2131 ; GFX11-GISEL-LABEL: fmul_select_f16_test6:
2132 ; GFX11-GISEL:       ; %bb.0:
2133 ; GFX11-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2134 ; GFX11-GISEL-NEXT:    v_mov_b32_e32 v3, 0x4200
2135 ; GFX11-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
2136 ; GFX11-GISEL-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(NEXT) | instid1(VALU_DEP_1)
2137 ; GFX11-GISEL-NEXT:    v_cndmask_b32_e64 v1, v3, 0xc800, vcc_lo
2138 ; GFX11-GISEL-NEXT:    v_mul_f16_e32 v0, v0, v1
2139 ; GFX11-GISEL-NEXT:    s_setpc_b64 s[30:31]
2140   %bool = icmp eq i32 %bool.arg1, %bool.arg2
2141   %y = select i1 %bool, half -8.000000e+00, half 3.000000e+00
2142   %ldexp = fmul half %x, %y
2143   ret half %ldexp
2144 }
2145
2146 define half @fmul_select_f16_test7(half %x, i32 %bool.arg1, i32 %bool.arg2) {
2147 ; GFX7-SDAG-LABEL: fmul_select_f16_test7:
2148 ; GFX7-SDAG:       ; %bb.0:
2149 ; GFX7-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2150 ; GFX7-SDAG-NEXT:    v_cvt_f16_f32_e32 v0, v0
2151 ; GFX7-SDAG-NEXT:    v_mov_b32_e32 v3, 0x41000000
2152 ; GFX7-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
2153 ; GFX7-SDAG-NEXT:    v_cndmask_b32_e32 v1, -4.0, v3, vcc
2154 ; GFX7-SDAG-NEXT:    v_cvt_f32_f16_e32 v0, v0
2155 ; GFX7-SDAG-NEXT:    v_mul_f32_e32 v0, v0, v1
2156 ; GFX7-SDAG-NEXT:    s_setpc_b64 s[30:31]
2157 ;
2158 ; GFX7-GISEL-LABEL: fmul_select_f16_test7:
2159 ; GFX7-GISEL:       ; %bb.0:
2160 ; GFX7-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2161 ; GFX7-GISEL-NEXT:    v_mov_b32_e32 v3, 0x4800
2162 ; GFX7-GISEL-NEXT:    v_mov_b32_e32 v4, 0xc400
2163 ; GFX7-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
2164 ; GFX7-GISEL-NEXT:    v_cndmask_b32_e32 v1, v4, v3, vcc
2165 ; GFX7-GISEL-NEXT:    v_cvt_f32_f16_e32 v0, v0
2166 ; GFX7-GISEL-NEXT:    v_cvt_f32_f16_e32 v1, v1
2167 ; GFX7-GISEL-NEXT:    v_mul_f32_e32 v0, v0, v1
2168 ; GFX7-GISEL-NEXT:    v_cvt_f16_f32_e32 v0, v0
2169 ; GFX7-GISEL-NEXT:    s_setpc_b64 s[30:31]
2170 ;
2171 ; GFX9-SDAG-LABEL: fmul_select_f16_test7:
2172 ; GFX9-SDAG:       ; %bb.0:
2173 ; GFX9-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2174 ; GFX9-SDAG-NEXT:    v_mov_b32_e32 v3, 0xc400
2175 ; GFX9-SDAG-NEXT:    v_mov_b32_e32 v4, 0x4800
2176 ; GFX9-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
2177 ; GFX9-SDAG-NEXT:    v_cndmask_b32_e32 v1, v3, v4, vcc
2178 ; GFX9-SDAG-NEXT:    v_mul_f16_e32 v0, v0, v1
2179 ; GFX9-SDAG-NEXT:    s_setpc_b64 s[30:31]
2180 ;
2181 ; GFX9-GISEL-LABEL: fmul_select_f16_test7:
2182 ; GFX9-GISEL:       ; %bb.0:
2183 ; GFX9-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2184 ; GFX9-GISEL-NEXT:    v_mov_b32_e32 v3, 0x4800
2185 ; GFX9-GISEL-NEXT:    v_mov_b32_e32 v4, 0xc400
2186 ; GFX9-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
2187 ; GFX9-GISEL-NEXT:    v_cndmask_b32_e32 v1, v4, v3, vcc
2188 ; GFX9-GISEL-NEXT:    v_mul_f16_e32 v0, v0, v1
2189 ; GFX9-GISEL-NEXT:    s_setpc_b64 s[30:31]
2190 ;
2191 ; GFX10-SDAG-LABEL: fmul_select_f16_test7:
2192 ; GFX10-SDAG:       ; %bb.0:
2193 ; GFX10-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2194 ; GFX10-SDAG-NEXT:    v_mov_b32_e32 v3, 0x4800
2195 ; GFX10-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
2196 ; GFX10-SDAG-NEXT:    v_cndmask_b32_e32 v1, 0xc400, v3, vcc_lo
2197 ; GFX10-SDAG-NEXT:    v_mul_f16_e32 v0, v0, v1
2198 ; GFX10-SDAG-NEXT:    s_setpc_b64 s[30:31]
2199 ;
2200 ; GFX10-GISEL-LABEL: fmul_select_f16_test7:
2201 ; GFX10-GISEL:       ; %bb.0:
2202 ; GFX10-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2203 ; GFX10-GISEL-NEXT:    v_mov_b32_e32 v3, 0xc400
2204 ; GFX10-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
2205 ; GFX10-GISEL-NEXT:    v_cndmask_b32_e64 v1, v3, 0x4800, vcc_lo
2206 ; GFX10-GISEL-NEXT:    v_mul_f16_e32 v0, v0, v1
2207 ; GFX10-GISEL-NEXT:    s_setpc_b64 s[30:31]
2208 ;
2209 ; GFX11-SDAG-LABEL: fmul_select_f16_test7:
2210 ; GFX11-SDAG:       ; %bb.0:
2211 ; GFX11-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2212 ; GFX11-SDAG-NEXT:    v_mov_b32_e32 v3, 0x4800
2213 ; GFX11-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
2214 ; GFX11-SDAG-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(NEXT) | instid1(VALU_DEP_1)
2215 ; GFX11-SDAG-NEXT:    v_cndmask_b32_e32 v1, 0xc400, v3, vcc_lo
2216 ; GFX11-SDAG-NEXT:    v_mul_f16_e32 v0, v0, v1
2217 ; GFX11-SDAG-NEXT:    s_setpc_b64 s[30:31]
2218 ;
2219 ; GFX11-GISEL-LABEL: fmul_select_f16_test7:
2220 ; GFX11-GISEL:       ; %bb.0:
2221 ; GFX11-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2222 ; GFX11-GISEL-NEXT:    v_mov_b32_e32 v3, 0xc400
2223 ; GFX11-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
2224 ; GFX11-GISEL-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(NEXT) | instid1(VALU_DEP_1)
2225 ; GFX11-GISEL-NEXT:    v_cndmask_b32_e64 v1, v3, 0x4800, vcc_lo
2226 ; GFX11-GISEL-NEXT:    v_mul_f16_e32 v0, v0, v1
2227 ; GFX11-GISEL-NEXT:    s_setpc_b64 s[30:31]
2228   %bool = icmp eq i32 %bool.arg1, %bool.arg2
2229   %y = select i1 %bool, half 8.000000e+00, half -4.000000e+00
2230   %ldexp = fmul half %x, %y
2231   ret half %ldexp
2232 }
2233
2234 define half @fmul_select_f16_test8(half %x, i32 %bool.arg1, i32 %bool.arg2) {
2235 ; GFX7-SDAG-LABEL: fmul_select_f16_test8:
2236 ; GFX7-SDAG:       ; %bb.0:
2237 ; GFX7-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2238 ; GFX7-SDAG-NEXT:    v_cvt_f16_f32_e32 v0, v0
2239 ; GFX7-SDAG-NEXT:    v_bfrev_b32_e32 v3, 1
2240 ; GFX7-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
2241 ; GFX7-SDAG-NEXT:    v_cndmask_b32_e32 v1, 0, v3, vcc
2242 ; GFX7-SDAG-NEXT:    v_cvt_f32_f16_e32 v0, v0
2243 ; GFX7-SDAG-NEXT:    v_mul_f32_e32 v0, v0, v1
2244 ; GFX7-SDAG-NEXT:    s_setpc_b64 s[30:31]
2245 ;
2246 ; GFX7-GISEL-LABEL: fmul_select_f16_test8:
2247 ; GFX7-GISEL:       ; %bb.0:
2248 ; GFX7-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2249 ; GFX7-GISEL-NEXT:    v_mov_b32_e32 v3, 0x8000
2250 ; GFX7-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
2251 ; GFX7-GISEL-NEXT:    v_cndmask_b32_e32 v1, 0, v3, vcc
2252 ; GFX7-GISEL-NEXT:    v_cvt_f32_f16_e32 v0, v0
2253 ; GFX7-GISEL-NEXT:    v_cvt_f32_f16_e32 v1, v1
2254 ; GFX7-GISEL-NEXT:    v_mul_f32_e32 v0, v0, v1
2255 ; GFX7-GISEL-NEXT:    v_cvt_f16_f32_e32 v0, v0
2256 ; GFX7-GISEL-NEXT:    s_setpc_b64 s[30:31]
2257 ;
2258 ; GFX9-LABEL: fmul_select_f16_test8:
2259 ; GFX9:       ; %bb.0:
2260 ; GFX9-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2261 ; GFX9-NEXT:    v_mov_b32_e32 v3, 0x8000
2262 ; GFX9-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
2263 ; GFX9-NEXT:    v_cndmask_b32_e32 v1, 0, v3, vcc
2264 ; GFX9-NEXT:    v_mul_f16_e32 v0, v0, v1
2265 ; GFX9-NEXT:    s_setpc_b64 s[30:31]
2266 ;
2267 ; GFX10-LABEL: fmul_select_f16_test8:
2268 ; GFX10:       ; %bb.0:
2269 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2270 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
2271 ; GFX10-NEXT:    v_cndmask_b32_e64 v1, 0, 0x8000, vcc_lo
2272 ; GFX10-NEXT:    v_mul_f16_e32 v0, v0, v1
2273 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
2274 ;
2275 ; GFX11-LABEL: fmul_select_f16_test8:
2276 ; GFX11:       ; %bb.0:
2277 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2278 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
2279 ; GFX11-NEXT:    v_cndmask_b32_e64 v1, 0, 0x8000, vcc_lo
2280 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1)
2281 ; GFX11-NEXT:    v_mul_f16_e32 v0, v0, v1
2282 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
2283   %bool = icmp eq i32 %bool.arg1, %bool.arg2
2284   %y = select i1 %bool, half -0.000000e+00, half 0.000000e+00
2285   %ldexp = fmul half %x, %y
2286   ret half %ldexp
2287 }
2288
2289 define half @fmul_select_f16_test9(half %x, i32 %bool.arg1, i32 %bool.arg2) {
2290 ; GFX7-SDAG-LABEL: fmul_select_f16_test9:
2291 ; GFX7-SDAG:       ; %bb.0:
2292 ; GFX7-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2293 ; GFX7-SDAG-NEXT:    v_cvt_f16_f32_e64 v0, -v0
2294 ; GFX7-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
2295 ; GFX7-SDAG-NEXT:    v_cndmask_b32_e64 v1, 5, 4, vcc
2296 ; GFX7-SDAG-NEXT:    v_cvt_f32_f16_e32 v0, v0
2297 ; GFX7-SDAG-NEXT:    v_ldexp_f32_e32 v0, v0, v1
2298 ; GFX7-SDAG-NEXT:    s_setpc_b64 s[30:31]
2299 ;
2300 ; GFX7-GISEL-LABEL: fmul_select_f16_test9:
2301 ; GFX7-GISEL:       ; %bb.0:
2302 ; GFX7-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2303 ; GFX7-GISEL-NEXT:    v_cvt_f32_f16_e64 v0, -v0
2304 ; GFX7-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
2305 ; GFX7-GISEL-NEXT:    v_cndmask_b32_e64 v1, 0, -1, vcc
2306 ; GFX7-GISEL-NEXT:    v_add_i32_e32 v1, vcc, 5, v1
2307 ; GFX7-GISEL-NEXT:    v_ldexp_f32_e32 v0, v0, v1
2308 ; GFX7-GISEL-NEXT:    v_cvt_f16_f32_e32 v0, v0
2309 ; GFX7-GISEL-NEXT:    s_setpc_b64 s[30:31]
2310 ;
2311 ; GFX9-SDAG-LABEL: fmul_select_f16_test9:
2312 ; GFX9-SDAG:       ; %bb.0:
2313 ; GFX9-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2314 ; GFX9-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
2315 ; GFX9-SDAG-NEXT:    v_cndmask_b32_e64 v1, 5, 4, vcc
2316 ; GFX9-SDAG-NEXT:    v_ldexp_f16_e64 v0, -v0, v1
2317 ; GFX9-SDAG-NEXT:    s_setpc_b64 s[30:31]
2318 ;
2319 ; GFX9-GISEL-LABEL: fmul_select_f16_test9:
2320 ; GFX9-GISEL:       ; %bb.0:
2321 ; GFX9-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2322 ; GFX9-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
2323 ; GFX9-GISEL-NEXT:    v_cndmask_b32_e64 v1, 0, -1, vcc
2324 ; GFX9-GISEL-NEXT:    v_add_u32_e32 v1, 5, v1
2325 ; GFX9-GISEL-NEXT:    v_mov_b32_e32 v2, 0xffff8000
2326 ; GFX9-GISEL-NEXT:    v_mov_b32_e32 v3, 0x7fff
2327 ; GFX9-GISEL-NEXT:    v_med3_i32 v1, v1, v2, v3
2328 ; GFX9-GISEL-NEXT:    v_ldexp_f16_e64 v0, -v0, v1
2329 ; GFX9-GISEL-NEXT:    s_setpc_b64 s[30:31]
2330 ;
2331 ; GFX10-SDAG-LABEL: fmul_select_f16_test9:
2332 ; GFX10-SDAG:       ; %bb.0:
2333 ; GFX10-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2334 ; GFX10-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
2335 ; GFX10-SDAG-NEXT:    v_cndmask_b32_e64 v1, 5, 4, vcc_lo
2336 ; GFX10-SDAG-NEXT:    v_ldexp_f16_e64 v0, -v0, v1
2337 ; GFX10-SDAG-NEXT:    s_setpc_b64 s[30:31]
2338 ;
2339 ; GFX10-GISEL-LABEL: fmul_select_f16_test9:
2340 ; GFX10-GISEL:       ; %bb.0:
2341 ; GFX10-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2342 ; GFX10-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
2343 ; GFX10-GISEL-NEXT:    v_mov_b32_e32 v2, 0x7fff
2344 ; GFX10-GISEL-NEXT:    v_cndmask_b32_e64 v1, 0, -1, vcc_lo
2345 ; GFX10-GISEL-NEXT:    v_add_nc_u32_e32 v1, 5, v1
2346 ; GFX10-GISEL-NEXT:    v_med3_i32 v1, 0xffff8000, v1, v2
2347 ; GFX10-GISEL-NEXT:    v_ldexp_f16_e64 v0, -v0, v1
2348 ; GFX10-GISEL-NEXT:    s_setpc_b64 s[30:31]
2349 ;
2350 ; GFX11-SDAG-LABEL: fmul_select_f16_test9:
2351 ; GFX11-SDAG:       ; %bb.0:
2352 ; GFX11-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2353 ; GFX11-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
2354 ; GFX11-SDAG-NEXT:    v_cndmask_b32_e64 v1, 5, 4, vcc_lo
2355 ; GFX11-SDAG-NEXT:    s_delay_alu instid0(VALU_DEP_1)
2356 ; GFX11-SDAG-NEXT:    v_ldexp_f16_e64 v0, -v0, v1
2357 ; GFX11-SDAG-NEXT:    s_setpc_b64 s[30:31]
2358 ;
2359 ; GFX11-GISEL-LABEL: fmul_select_f16_test9:
2360 ; GFX11-GISEL:       ; %bb.0:
2361 ; GFX11-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2362 ; GFX11-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
2363 ; GFX11-GISEL-NEXT:    v_mov_b32_e32 v2, 0x7fff
2364 ; GFX11-GISEL-NEXT:    v_cndmask_b32_e64 v1, 0, -1, vcc_lo
2365 ; GFX11-GISEL-NEXT:    s_delay_alu instid0(VALU_DEP_1) | instskip(NEXT) | instid1(VALU_DEP_1)
2366 ; GFX11-GISEL-NEXT:    v_add_nc_u32_e32 v1, 5, v1
2367 ; GFX11-GISEL-NEXT:    v_med3_i32 v1, 0xffff8000, v1, v2
2368 ; GFX11-GISEL-NEXT:    s_delay_alu instid0(VALU_DEP_1)
2369 ; GFX11-GISEL-NEXT:    v_ldexp_f16_e64 v0, -v0, v1
2370 ; GFX11-GISEL-NEXT:    s_setpc_b64 s[30:31]
2371   %bool = icmp eq i32 %bool.arg1, %bool.arg2
2372   %y = select i1 %bool, half -1.600000e+01, half -3.200000e+01
2373   %ldexp = fmul half %x, %y
2374   ret half %ldexp
2375 }
2376
2377 define half @fmul_select_f16_test10_sel_log2val_neg11_pos11(half %x, i32 %bool.arg1, i32 %bool.arg2) {
2378 ; GFX7-SDAG-LABEL: fmul_select_f16_test10_sel_log2val_neg11_pos11:
2379 ; GFX7-SDAG:       ; %bb.0:
2380 ; GFX7-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2381 ; GFX7-SDAG-NEXT:    v_cvt_f16_f32_e32 v0, v0
2382 ; GFX7-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
2383 ; GFX7-SDAG-NEXT:    v_cndmask_b32_e64 v1, 11, -11, vcc
2384 ; GFX7-SDAG-NEXT:    v_cvt_f32_f16_e32 v0, v0
2385 ; GFX7-SDAG-NEXT:    v_ldexp_f32_e32 v0, v0, v1
2386 ; GFX7-SDAG-NEXT:    s_setpc_b64 s[30:31]
2387 ;
2388 ; GFX7-GISEL-LABEL: fmul_select_f16_test10_sel_log2val_neg11_pos11:
2389 ; GFX7-GISEL:       ; %bb.0:
2390 ; GFX7-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2391 ; GFX7-GISEL-NEXT:    v_cvt_f32_f16_e32 v0, v0
2392 ; GFX7-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
2393 ; GFX7-GISEL-NEXT:    v_cndmask_b32_e64 v1, 11, -11, vcc
2394 ; GFX7-GISEL-NEXT:    v_ldexp_f32_e32 v0, v0, v1
2395 ; GFX7-GISEL-NEXT:    v_cvt_f16_f32_e32 v0, v0
2396 ; GFX7-GISEL-NEXT:    s_setpc_b64 s[30:31]
2397 ;
2398 ; GFX9-SDAG-LABEL: fmul_select_f16_test10_sel_log2val_neg11_pos11:
2399 ; GFX9-SDAG:       ; %bb.0:
2400 ; GFX9-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2401 ; GFX9-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
2402 ; GFX9-SDAG-NEXT:    v_cndmask_b32_e64 v1, 11, -11, vcc
2403 ; GFX9-SDAG-NEXT:    s_movk_i32 s4, 0x8000
2404 ; GFX9-SDAG-NEXT:    v_mov_b32_e32 v2, 0x7fff
2405 ; GFX9-SDAG-NEXT:    v_med3_i32 v1, v1, s4, v2
2406 ; GFX9-SDAG-NEXT:    v_ldexp_f16_e32 v0, v0, v1
2407 ; GFX9-SDAG-NEXT:    s_setpc_b64 s[30:31]
2408 ;
2409 ; GFX9-GISEL-LABEL: fmul_select_f16_test10_sel_log2val_neg11_pos11:
2410 ; GFX9-GISEL:       ; %bb.0:
2411 ; GFX9-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2412 ; GFX9-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
2413 ; GFX9-GISEL-NEXT:    v_cndmask_b32_e64 v1, 11, -11, vcc
2414 ; GFX9-GISEL-NEXT:    v_ldexp_f16_e32 v0, v0, v1
2415 ; GFX9-GISEL-NEXT:    s_setpc_b64 s[30:31]
2416 ;
2417 ; GFX10-SDAG-LABEL: fmul_select_f16_test10_sel_log2val_neg11_pos11:
2418 ; GFX10-SDAG:       ; %bb.0:
2419 ; GFX10-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2420 ; GFX10-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
2421 ; GFX10-SDAG-NEXT:    s_movk_i32 s4, 0x8000
2422 ; GFX10-SDAG-NEXT:    v_cndmask_b32_e64 v1, 11, -11, vcc_lo
2423 ; GFX10-SDAG-NEXT:    v_med3_i32 v1, v1, s4, 0x7fff
2424 ; GFX10-SDAG-NEXT:    v_ldexp_f16_e32 v0, v0, v1
2425 ; GFX10-SDAG-NEXT:    s_setpc_b64 s[30:31]
2426 ;
2427 ; GFX10-GISEL-LABEL: fmul_select_f16_test10_sel_log2val_neg11_pos11:
2428 ; GFX10-GISEL:       ; %bb.0:
2429 ; GFX10-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2430 ; GFX10-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
2431 ; GFX10-GISEL-NEXT:    v_cndmask_b32_e64 v1, 11, -11, vcc_lo
2432 ; GFX10-GISEL-NEXT:    v_ldexp_f16_e32 v0, v0, v1
2433 ; GFX10-GISEL-NEXT:    s_setpc_b64 s[30:31]
2434 ;
2435 ; GFX11-SDAG-LABEL: fmul_select_f16_test10_sel_log2val_neg11_pos11:
2436 ; GFX11-SDAG:       ; %bb.0:
2437 ; GFX11-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2438 ; GFX11-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
2439 ; GFX11-SDAG-NEXT:    s_movk_i32 s0, 0x8000
2440 ; GFX11-SDAG-NEXT:    v_cndmask_b32_e64 v1, 11, -11, vcc_lo
2441 ; GFX11-SDAG-NEXT:    s_delay_alu instid0(VALU_DEP_1) | instskip(NEXT) | instid1(VALU_DEP_1)
2442 ; GFX11-SDAG-NEXT:    v_med3_i32 v1, v1, s0, 0x7fff
2443 ; GFX11-SDAG-NEXT:    v_ldexp_f16_e32 v0, v0, v1
2444 ; GFX11-SDAG-NEXT:    s_setpc_b64 s[30:31]
2445 ;
2446 ; GFX11-GISEL-LABEL: fmul_select_f16_test10_sel_log2val_neg11_pos11:
2447 ; GFX11-GISEL:       ; %bb.0:
2448 ; GFX11-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2449 ; GFX11-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
2450 ; GFX11-GISEL-NEXT:    v_cndmask_b32_e64 v1, 11, -11, vcc_lo
2451 ; GFX11-GISEL-NEXT:    s_delay_alu instid0(VALU_DEP_1)
2452 ; GFX11-GISEL-NEXT:    v_ldexp_f16_e32 v0, v0, v1
2453 ; GFX11-GISEL-NEXT:    s_setpc_b64 s[30:31]
2454   %bool = icmp eq i32 %bool.arg1, %bool.arg2
2455   %y = select i1 %bool, half 0xH1000, half 0xH6800
2456   %ldexp = fmul half %x, %y
2457   ret half %ldexp
2458 }
2459
2460 define half @fmul_select_f16_test11_sel_log2val_pos7_neg14(half %x, i32 %bool.arg1, i32 %bool.arg2) {
2461 ; GFX7-SDAG-LABEL: fmul_select_f16_test11_sel_log2val_pos7_neg14:
2462 ; GFX7-SDAG:       ; %bb.0:
2463 ; GFX7-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2464 ; GFX7-SDAG-NEXT:    v_cvt_f16_f32_e32 v0, v0
2465 ; GFX7-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
2466 ; GFX7-SDAG-NEXT:    v_cndmask_b32_e64 v1, -14, 7, vcc
2467 ; GFX7-SDAG-NEXT:    v_cvt_f32_f16_e32 v0, v0
2468 ; GFX7-SDAG-NEXT:    v_ldexp_f32_e32 v0, v0, v1
2469 ; GFX7-SDAG-NEXT:    s_setpc_b64 s[30:31]
2470 ;
2471 ; GFX7-GISEL-LABEL: fmul_select_f16_test11_sel_log2val_pos7_neg14:
2472 ; GFX7-GISEL:       ; %bb.0:
2473 ; GFX7-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2474 ; GFX7-GISEL-NEXT:    v_cvt_f32_f16_e32 v0, v0
2475 ; GFX7-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
2476 ; GFX7-GISEL-NEXT:    v_cndmask_b32_e64 v1, -14, 7, vcc
2477 ; GFX7-GISEL-NEXT:    v_ldexp_f32_e32 v0, v0, v1
2478 ; GFX7-GISEL-NEXT:    v_cvt_f16_f32_e32 v0, v0
2479 ; GFX7-GISEL-NEXT:    s_setpc_b64 s[30:31]
2480 ;
2481 ; GFX9-SDAG-LABEL: fmul_select_f16_test11_sel_log2val_pos7_neg14:
2482 ; GFX9-SDAG:       ; %bb.0:
2483 ; GFX9-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2484 ; GFX9-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
2485 ; GFX9-SDAG-NEXT:    v_cndmask_b32_e64 v1, -14, 7, vcc
2486 ; GFX9-SDAG-NEXT:    s_movk_i32 s4, 0x8000
2487 ; GFX9-SDAG-NEXT:    v_mov_b32_e32 v2, 0x7fff
2488 ; GFX9-SDAG-NEXT:    v_med3_i32 v1, v1, s4, v2
2489 ; GFX9-SDAG-NEXT:    v_ldexp_f16_e32 v0, v0, v1
2490 ; GFX9-SDAG-NEXT:    s_setpc_b64 s[30:31]
2491 ;
2492 ; GFX9-GISEL-LABEL: fmul_select_f16_test11_sel_log2val_pos7_neg14:
2493 ; GFX9-GISEL:       ; %bb.0:
2494 ; GFX9-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2495 ; GFX9-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
2496 ; GFX9-GISEL-NEXT:    v_cndmask_b32_e64 v1, -14, 7, vcc
2497 ; GFX9-GISEL-NEXT:    v_ldexp_f16_e32 v0, v0, v1
2498 ; GFX9-GISEL-NEXT:    s_setpc_b64 s[30:31]
2499 ;
2500 ; GFX10-SDAG-LABEL: fmul_select_f16_test11_sel_log2val_pos7_neg14:
2501 ; GFX10-SDAG:       ; %bb.0:
2502 ; GFX10-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2503 ; GFX10-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
2504 ; GFX10-SDAG-NEXT:    s_movk_i32 s4, 0x8000
2505 ; GFX10-SDAG-NEXT:    v_cndmask_b32_e64 v1, -14, 7, vcc_lo
2506 ; GFX10-SDAG-NEXT:    v_med3_i32 v1, v1, s4, 0x7fff
2507 ; GFX10-SDAG-NEXT:    v_ldexp_f16_e32 v0, v0, v1
2508 ; GFX10-SDAG-NEXT:    s_setpc_b64 s[30:31]
2509 ;
2510 ; GFX10-GISEL-LABEL: fmul_select_f16_test11_sel_log2val_pos7_neg14:
2511 ; GFX10-GISEL:       ; %bb.0:
2512 ; GFX10-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2513 ; GFX10-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
2514 ; GFX10-GISEL-NEXT:    v_cndmask_b32_e64 v1, -14, 7, vcc_lo
2515 ; GFX10-GISEL-NEXT:    v_ldexp_f16_e32 v0, v0, v1
2516 ; GFX10-GISEL-NEXT:    s_setpc_b64 s[30:31]
2517 ;
2518 ; GFX11-SDAG-LABEL: fmul_select_f16_test11_sel_log2val_pos7_neg14:
2519 ; GFX11-SDAG:       ; %bb.0:
2520 ; GFX11-SDAG-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2521 ; GFX11-SDAG-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
2522 ; GFX11-SDAG-NEXT:    s_movk_i32 s0, 0x8000
2523 ; GFX11-SDAG-NEXT:    v_cndmask_b32_e64 v1, -14, 7, vcc_lo
2524 ; GFX11-SDAG-NEXT:    s_delay_alu instid0(VALU_DEP_1) | instskip(NEXT) | instid1(VALU_DEP_1)
2525 ; GFX11-SDAG-NEXT:    v_med3_i32 v1, v1, s0, 0x7fff
2526 ; GFX11-SDAG-NEXT:    v_ldexp_f16_e32 v0, v0, v1
2527 ; GFX11-SDAG-NEXT:    s_setpc_b64 s[30:31]
2528 ;
2529 ; GFX11-GISEL-LABEL: fmul_select_f16_test11_sel_log2val_pos7_neg14:
2530 ; GFX11-GISEL:       ; %bb.0:
2531 ; GFX11-GISEL-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2532 ; GFX11-GISEL-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
2533 ; GFX11-GISEL-NEXT:    v_cndmask_b32_e64 v1, -14, 7, vcc_lo
2534 ; GFX11-GISEL-NEXT:    s_delay_alu instid0(VALU_DEP_1)
2535 ; GFX11-GISEL-NEXT:    v_ldexp_f16_e32 v0, v0, v1
2536 ; GFX11-GISEL-NEXT:    s_setpc_b64 s[30:31]
2537   %bool = icmp eq i32 %bool.arg1, %bool.arg2
2538   %y = select i1 %bool, half 0xH5800, half 0xH0400
2539   %ldexp = fmul half %x, %y
2540   ret half %ldexp
2541 }
2542
2543 define bfloat @fmul_select_bf16_test1(bfloat %x, i32 %bool.arg1, i32 %bool.arg2) {
2544 ; GFX7-LABEL: fmul_select_bf16_test1:
2545 ; GFX7:       ; %bb.0:
2546 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2547 ; GFX7-NEXT:    v_mul_f32_e32 v0, 1.0, v0
2548 ; GFX7-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
2549 ; GFX7-NEXT:    v_cndmask_b32_e64 v1, 1.0, 2.0, vcc
2550 ; GFX7-NEXT:    v_and_b32_e32 v0, 0xffff0000, v0
2551 ; GFX7-NEXT:    v_mul_f32_e32 v0, v0, v1
2552 ; GFX7-NEXT:    v_and_b32_e32 v0, 0xffff0000, v0
2553 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
2554 ;
2555 ; GFX9-LABEL: fmul_select_bf16_test1:
2556 ; GFX9:       ; %bb.0:
2557 ; GFX9-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2558 ; GFX9-NEXT:    v_mov_b32_e32 v3, 0x3f80
2559 ; GFX9-NEXT:    v_mov_b32_e32 v4, 0x4000
2560 ; GFX9-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
2561 ; GFX9-NEXT:    v_cndmask_b32_e32 v1, v3, v4, vcc
2562 ; GFX9-NEXT:    v_lshlrev_b32_e32 v1, 16, v1
2563 ; GFX9-NEXT:    v_lshlrev_b32_e32 v0, 16, v0
2564 ; GFX9-NEXT:    v_mul_f32_e32 v0, v0, v1
2565 ; GFX9-NEXT:    v_bfe_u32 v1, v0, 16, 1
2566 ; GFX9-NEXT:    s_movk_i32 s4, 0x7fff
2567 ; GFX9-NEXT:    v_add3_u32 v1, v1, v0, s4
2568 ; GFX9-NEXT:    v_or_b32_e32 v2, 0x400000, v0
2569 ; GFX9-NEXT:    v_cmp_u_f32_e32 vcc, v0, v0
2570 ; GFX9-NEXT:    v_cndmask_b32_e32 v0, v1, v2, vcc
2571 ; GFX9-NEXT:    v_lshrrev_b32_e32 v0, 16, v0
2572 ; GFX9-NEXT:    s_setpc_b64 s[30:31]
2573 ;
2574 ; GFX10-LABEL: fmul_select_bf16_test1:
2575 ; GFX10:       ; %bb.0:
2576 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2577 ; GFX10-NEXT:    v_mov_b32_e32 v3, 0x4000
2578 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
2579 ; GFX10-NEXT:    v_lshlrev_b32_e32 v0, 16, v0
2580 ; GFX10-NEXT:    v_cndmask_b32_e32 v1, 0x3f80, v3, vcc_lo
2581 ; GFX10-NEXT:    v_lshlrev_b32_e32 v1, 16, v1
2582 ; GFX10-NEXT:    v_mul_f32_e32 v0, v0, v1
2583 ; GFX10-NEXT:    v_bfe_u32 v1, v0, 16, 1
2584 ; GFX10-NEXT:    v_or_b32_e32 v2, 0x400000, v0
2585 ; GFX10-NEXT:    v_cmp_u_f32_e32 vcc_lo, v0, v0
2586 ; GFX10-NEXT:    v_add3_u32 v1, v1, v0, 0x7fff
2587 ; GFX10-NEXT:    v_cndmask_b32_e32 v0, v1, v2, vcc_lo
2588 ; GFX10-NEXT:    v_lshrrev_b32_e32 v0, 16, v0
2589 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
2590 ;
2591 ; GFX11-LABEL: fmul_select_bf16_test1:
2592 ; GFX11:       ; %bb.0:
2593 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2594 ; GFX11-NEXT:    v_dual_mov_b32 v3, 0x4000 :: v_dual_lshlrev_b32 v0, 16, v0
2595 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
2596 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(NEXT) | instid1(VALU_DEP_1)
2597 ; GFX11-NEXT:    v_cndmask_b32_e32 v1, 0x3f80, v3, vcc_lo
2598 ; GFX11-NEXT:    v_lshlrev_b32_e32 v1, 16, v1
2599 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1) | instskip(NEXT) | instid1(VALU_DEP_1)
2600 ; GFX11-NEXT:    v_mul_f32_e32 v0, v0, v1
2601 ; GFX11-NEXT:    v_bfe_u32 v1, v0, 16, 1
2602 ; GFX11-NEXT:    v_or_b32_e32 v2, 0x400000, v0
2603 ; GFX11-NEXT:    v_cmp_u_f32_e32 vcc_lo, v0, v0
2604 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_3) | instskip(NEXT) | instid1(VALU_DEP_1)
2605 ; GFX11-NEXT:    v_add3_u32 v1, v1, v0, 0x7fff
2606 ; GFX11-NEXT:    v_cndmask_b32_e32 v0, v1, v2, vcc_lo
2607 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1)
2608 ; GFX11-NEXT:    v_lshrrev_b32_e32 v0, 16, v0
2609 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
2610   %bool = icmp eq i32 %bool.arg1, %bool.arg2
2611   %y = select i1 %bool, bfloat 2.000000e+00, bfloat 1.000000e+00
2612   %ldexp = fmul bfloat %x, %y
2613   ret bfloat %ldexp
2614 }
2615
2616 define bfloat @fmul_select_bf16_test2(bfloat %x, i32 %bool.arg1, i32 %bool.arg2) {
2617 ; GFX7-LABEL: fmul_select_bf16_test2:
2618 ; GFX7:       ; %bb.0:
2619 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2620 ; GFX7-NEXT:    v_mul_f32_e32 v0, 1.0, v0
2621 ; GFX7-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
2622 ; GFX7-NEXT:    v_cndmask_b32_e64 v1, 1.0, 0.5, vcc
2623 ; GFX7-NEXT:    v_and_b32_e32 v0, 0xffff0000, v0
2624 ; GFX7-NEXT:    v_mul_f32_e32 v0, v0, v1
2625 ; GFX7-NEXT:    v_and_b32_e32 v0, 0xffff0000, v0
2626 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
2627 ;
2628 ; GFX9-LABEL: fmul_select_bf16_test2:
2629 ; GFX9:       ; %bb.0:
2630 ; GFX9-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2631 ; GFX9-NEXT:    v_mov_b32_e32 v3, 0x3f80
2632 ; GFX9-NEXT:    v_mov_b32_e32 v4, 0x3f00
2633 ; GFX9-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
2634 ; GFX9-NEXT:    v_cndmask_b32_e32 v1, v3, v4, vcc
2635 ; GFX9-NEXT:    v_lshlrev_b32_e32 v1, 16, v1
2636 ; GFX9-NEXT:    v_lshlrev_b32_e32 v0, 16, v0
2637 ; GFX9-NEXT:    v_mul_f32_e32 v0, v0, v1
2638 ; GFX9-NEXT:    v_bfe_u32 v1, v0, 16, 1
2639 ; GFX9-NEXT:    s_movk_i32 s4, 0x7fff
2640 ; GFX9-NEXT:    v_add3_u32 v1, v1, v0, s4
2641 ; GFX9-NEXT:    v_or_b32_e32 v2, 0x400000, v0
2642 ; GFX9-NEXT:    v_cmp_u_f32_e32 vcc, v0, v0
2643 ; GFX9-NEXT:    v_cndmask_b32_e32 v0, v1, v2, vcc
2644 ; GFX9-NEXT:    v_lshrrev_b32_e32 v0, 16, v0
2645 ; GFX9-NEXT:    s_setpc_b64 s[30:31]
2646 ;
2647 ; GFX10-LABEL: fmul_select_bf16_test2:
2648 ; GFX10:       ; %bb.0:
2649 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2650 ; GFX10-NEXT:    v_mov_b32_e32 v3, 0x3f00
2651 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
2652 ; GFX10-NEXT:    v_lshlrev_b32_e32 v0, 16, v0
2653 ; GFX10-NEXT:    v_cndmask_b32_e32 v1, 0x3f80, v3, vcc_lo
2654 ; GFX10-NEXT:    v_lshlrev_b32_e32 v1, 16, v1
2655 ; GFX10-NEXT:    v_mul_f32_e32 v0, v0, v1
2656 ; GFX10-NEXT:    v_bfe_u32 v1, v0, 16, 1
2657 ; GFX10-NEXT:    v_or_b32_e32 v2, 0x400000, v0
2658 ; GFX10-NEXT:    v_cmp_u_f32_e32 vcc_lo, v0, v0
2659 ; GFX10-NEXT:    v_add3_u32 v1, v1, v0, 0x7fff
2660 ; GFX10-NEXT:    v_cndmask_b32_e32 v0, v1, v2, vcc_lo
2661 ; GFX10-NEXT:    v_lshrrev_b32_e32 v0, 16, v0
2662 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
2663 ;
2664 ; GFX11-LABEL: fmul_select_bf16_test2:
2665 ; GFX11:       ; %bb.0:
2666 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2667 ; GFX11-NEXT:    v_dual_mov_b32 v3, 0x3f00 :: v_dual_lshlrev_b32 v0, 16, v0
2668 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
2669 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(NEXT) | instid1(VALU_DEP_1)
2670 ; GFX11-NEXT:    v_cndmask_b32_e32 v1, 0x3f80, v3, vcc_lo
2671 ; GFX11-NEXT:    v_lshlrev_b32_e32 v1, 16, v1
2672 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1) | instskip(NEXT) | instid1(VALU_DEP_1)
2673 ; GFX11-NEXT:    v_mul_f32_e32 v0, v0, v1
2674 ; GFX11-NEXT:    v_bfe_u32 v1, v0, 16, 1
2675 ; GFX11-NEXT:    v_or_b32_e32 v2, 0x400000, v0
2676 ; GFX11-NEXT:    v_cmp_u_f32_e32 vcc_lo, v0, v0
2677 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_3) | instskip(NEXT) | instid1(VALU_DEP_1)
2678 ; GFX11-NEXT:    v_add3_u32 v1, v1, v0, 0x7fff
2679 ; GFX11-NEXT:    v_cndmask_b32_e32 v0, v1, v2, vcc_lo
2680 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1)
2681 ; GFX11-NEXT:    v_lshrrev_b32_e32 v0, 16, v0
2682 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
2683   %bool = icmp eq i32 %bool.arg1, %bool.arg2
2684   %y = select i1 %bool, bfloat 5.000000e-01, bfloat 1.000000e+00
2685   %ldexp = fmul bfloat %x, %y
2686   ret bfloat %ldexp
2687 }
2688
2689 define <2 x bfloat> @fmul_select_v2bf16_test3(<2 x bfloat> %x, <2 x i32> %bool.arg1, <2 x i32> %bool.arg2) {
2690 ; GFX7-LABEL: fmul_select_v2bf16_test3:
2691 ; GFX7:       ; %bb.0:
2692 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2693 ; GFX7-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v4
2694 ; GFX7-NEXT:    v_mul_f32_e32 v0, 1.0, v0
2695 ; GFX7-NEXT:    v_mul_f32_e32 v1, 1.0, v1
2696 ; GFX7-NEXT:    v_cndmask_b32_e64 v2, 1.0, 2.0, vcc
2697 ; GFX7-NEXT:    v_cmp_eq_u32_e32 vcc, v3, v5
2698 ; GFX7-NEXT:    v_cndmask_b32_e64 v3, 1.0, 2.0, vcc
2699 ; GFX7-NEXT:    v_and_b32_e32 v1, 0xffff0000, v1
2700 ; GFX7-NEXT:    v_and_b32_e32 v0, 0xffff0000, v0
2701 ; GFX7-NEXT:    v_mul_f32_e32 v1, v1, v3
2702 ; GFX7-NEXT:    v_mul_f32_e32 v0, v0, v2
2703 ; GFX7-NEXT:    v_and_b32_e32 v0, 0xffff0000, v0
2704 ; GFX7-NEXT:    v_and_b32_e32 v1, 0xffff0000, v1
2705 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
2706 ;
2707 ; GFX9-LABEL: fmul_select_v2bf16_test3:
2708 ; GFX9:       ; %bb.0:
2709 ; GFX9-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2710 ; GFX9-NEXT:    v_mov_b32_e32 v5, 0x3f80
2711 ; GFX9-NEXT:    v_mov_b32_e32 v6, 0x4000
2712 ; GFX9-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v4
2713 ; GFX9-NEXT:    v_cndmask_b32_e32 v2, v5, v6, vcc
2714 ; GFX9-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v3
2715 ; GFX9-NEXT:    v_cndmask_b32_e32 v1, v5, v6, vcc
2716 ; GFX9-NEXT:    v_lshlrev_b32_e32 v3, 16, v0
2717 ; GFX9-NEXT:    v_lshlrev_b32_e32 v1, 16, v1
2718 ; GFX9-NEXT:    v_mul_f32_e32 v1, v3, v1
2719 ; GFX9-NEXT:    v_and_b32_e32 v0, 0xffff0000, v0
2720 ; GFX9-NEXT:    v_lshlrev_b32_e32 v2, 16, v2
2721 ; GFX9-NEXT:    v_bfe_u32 v3, v1, 16, 1
2722 ; GFX9-NEXT:    s_movk_i32 s4, 0x7fff
2723 ; GFX9-NEXT:    v_mul_f32_e32 v0, v0, v2
2724 ; GFX9-NEXT:    v_add3_u32 v3, v3, v1, s4
2725 ; GFX9-NEXT:    v_or_b32_e32 v4, 0x400000, v1
2726 ; GFX9-NEXT:    v_cmp_u_f32_e32 vcc, v1, v1
2727 ; GFX9-NEXT:    v_bfe_u32 v2, v0, 16, 1
2728 ; GFX9-NEXT:    v_cndmask_b32_e32 v1, v3, v4, vcc
2729 ; GFX9-NEXT:    v_add3_u32 v2, v2, v0, s4
2730 ; GFX9-NEXT:    v_or_b32_e32 v3, 0x400000, v0
2731 ; GFX9-NEXT:    v_cmp_u_f32_e32 vcc, v0, v0
2732 ; GFX9-NEXT:    v_cndmask_b32_e32 v0, v2, v3, vcc
2733 ; GFX9-NEXT:    s_mov_b32 s4, 0x7060302
2734 ; GFX9-NEXT:    v_perm_b32 v0, v0, v1, s4
2735 ; GFX9-NEXT:    s_setpc_b64 s[30:31]
2736 ;
2737 ; GFX10-LABEL: fmul_select_v2bf16_test3:
2738 ; GFX10:       ; %bb.0:
2739 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2740 ; GFX10-NEXT:    v_mov_b32_e32 v5, 0x4000
2741 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v3
2742 ; GFX10-NEXT:    v_lshlrev_b32_e32 v3, 16, v0
2743 ; GFX10-NEXT:    v_and_b32_e32 v0, 0xffff0000, v0
2744 ; GFX10-NEXT:    v_cndmask_b32_e32 v1, 0x3f80, v5, vcc_lo
2745 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v4
2746 ; GFX10-NEXT:    v_lshlrev_b32_e32 v1, 16, v1
2747 ; GFX10-NEXT:    v_cndmask_b32_e32 v2, 0x3f80, v5, vcc_lo
2748 ; GFX10-NEXT:    v_mul_f32_e32 v1, v3, v1
2749 ; GFX10-NEXT:    v_lshlrev_b32_e32 v2, 16, v2
2750 ; GFX10-NEXT:    v_or_b32_e32 v4, 0x400000, v1
2751 ; GFX10-NEXT:    v_mul_f32_e32 v0, v0, v2
2752 ; GFX10-NEXT:    v_bfe_u32 v2, v1, 16, 1
2753 ; GFX10-NEXT:    v_cmp_u_f32_e32 vcc_lo, v1, v1
2754 ; GFX10-NEXT:    v_bfe_u32 v3, v0, 16, 1
2755 ; GFX10-NEXT:    v_add3_u32 v2, v2, v1, 0x7fff
2756 ; GFX10-NEXT:    v_or_b32_e32 v5, 0x400000, v0
2757 ; GFX10-NEXT:    v_add3_u32 v3, v3, v0, 0x7fff
2758 ; GFX10-NEXT:    v_cndmask_b32_e32 v1, v2, v4, vcc_lo
2759 ; GFX10-NEXT:    v_cmp_u_f32_e32 vcc_lo, v0, v0
2760 ; GFX10-NEXT:    v_cndmask_b32_e32 v0, v3, v5, vcc_lo
2761 ; GFX10-NEXT:    v_perm_b32 v0, v0, v1, 0x7060302
2762 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
2763 ;
2764 ; GFX11-LABEL: fmul_select_v2bf16_test3:
2765 ; GFX11:       ; %bb.0:
2766 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2767 ; GFX11-NEXT:    v_mov_b32_e32 v5, 0x4000
2768 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v3
2769 ; GFX11-NEXT:    v_lshlrev_b32_e32 v3, 16, v0
2770 ; GFX11-NEXT:    v_and_b32_e32 v0, 0xffff0000, v0
2771 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_4) | instskip(SKIP_2) | instid1(VALU_DEP_1)
2772 ; GFX11-NEXT:    v_cndmask_b32_e32 v1, 0x3f80, v5, vcc_lo
2773 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v4
2774 ; GFX11-NEXT:    v_cndmask_b32_e32 v2, 0x3f80, v5, vcc_lo
2775 ; GFX11-NEXT:    v_lshlrev_b32_e32 v2, 16, v2
2776 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1) | instskip(NEXT) | instid1(VALU_DEP_1)
2777 ; GFX11-NEXT:    v_dual_mul_f32 v0, v0, v2 :: v_dual_lshlrev_b32 v1, 16, v1
2778 ; GFX11-NEXT:    v_or_b32_e32 v5, 0x400000, v0
2779 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(SKIP_1) | instid1(VALU_DEP_2)
2780 ; GFX11-NEXT:    v_mul_f32_e32 v1, v3, v1
2781 ; GFX11-NEXT:    v_bfe_u32 v3, v0, 16, 1
2782 ; GFX11-NEXT:    v_bfe_u32 v2, v1, 16, 1
2783 ; GFX11-NEXT:    v_or_b32_e32 v4, 0x400000, v1
2784 ; GFX11-NEXT:    v_cmp_u_f32_e32 vcc_lo, v1, v1
2785 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_4) | instskip(NEXT) | instid1(VALU_DEP_4)
2786 ; GFX11-NEXT:    v_add3_u32 v3, v3, v0, 0x7fff
2787 ; GFX11-NEXT:    v_add3_u32 v2, v2, v1, 0x7fff
2788 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1) | instskip(SKIP_1) | instid1(VALU_DEP_4)
2789 ; GFX11-NEXT:    v_cndmask_b32_e32 v1, v2, v4, vcc_lo
2790 ; GFX11-NEXT:    v_cmp_u_f32_e32 vcc_lo, v0, v0
2791 ; GFX11-NEXT:    v_cndmask_b32_e32 v0, v3, v5, vcc_lo
2792 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1)
2793 ; GFX11-NEXT:    v_perm_b32 v0, v0, v1, 0x7060302
2794 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
2795   %bool = icmp eq <2 x i32> %bool.arg1, %bool.arg2
2796   %y = select <2 x i1> %bool, <2 x bfloat> <bfloat 2.000000e+00, bfloat 2.000000e+00>, <2 x bfloat> <bfloat 1.000000e+00, bfloat 1.000000e+00>
2797   %ldexp = fmul <2 x bfloat> %x, %y
2798   ret <2 x bfloat> %ldexp
2799 }
2800
2801 define <2 x bfloat> @fmul_select_v2bf16_test4(<2 x bfloat> %x, <2 x i32> %bool.arg1, <2 x i32> %bool.arg2) {
2802 ; GFX7-LABEL: fmul_select_v2bf16_test4:
2803 ; GFX7:       ; %bb.0:
2804 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2805 ; GFX7-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v4
2806 ; GFX7-NEXT:    v_mul_f32_e32 v0, 1.0, v0
2807 ; GFX7-NEXT:    v_mul_f32_e32 v1, 1.0, v1
2808 ; GFX7-NEXT:    v_cndmask_b32_e64 v2, 1.0, 0.5, vcc
2809 ; GFX7-NEXT:    v_cmp_eq_u32_e32 vcc, v3, v5
2810 ; GFX7-NEXT:    v_cndmask_b32_e64 v3, 1.0, 0.5, vcc
2811 ; GFX7-NEXT:    v_and_b32_e32 v1, 0xffff0000, v1
2812 ; GFX7-NEXT:    v_and_b32_e32 v0, 0xffff0000, v0
2813 ; GFX7-NEXT:    v_mul_f32_e32 v1, v1, v3
2814 ; GFX7-NEXT:    v_mul_f32_e32 v0, v0, v2
2815 ; GFX7-NEXT:    v_and_b32_e32 v0, 0xffff0000, v0
2816 ; GFX7-NEXT:    v_and_b32_e32 v1, 0xffff0000, v1
2817 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
2818 ;
2819 ; GFX9-LABEL: fmul_select_v2bf16_test4:
2820 ; GFX9:       ; %bb.0:
2821 ; GFX9-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2822 ; GFX9-NEXT:    v_mov_b32_e32 v5, 0x3f80
2823 ; GFX9-NEXT:    v_mov_b32_e32 v6, 0x3f00
2824 ; GFX9-NEXT:    v_cmp_eq_u32_e32 vcc, v2, v4
2825 ; GFX9-NEXT:    v_cndmask_b32_e32 v2, v5, v6, vcc
2826 ; GFX9-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v3
2827 ; GFX9-NEXT:    v_cndmask_b32_e32 v1, v5, v6, vcc
2828 ; GFX9-NEXT:    v_lshlrev_b32_e32 v3, 16, v0
2829 ; GFX9-NEXT:    v_lshlrev_b32_e32 v1, 16, v1
2830 ; GFX9-NEXT:    v_mul_f32_e32 v1, v3, v1
2831 ; GFX9-NEXT:    v_and_b32_e32 v0, 0xffff0000, v0
2832 ; GFX9-NEXT:    v_lshlrev_b32_e32 v2, 16, v2
2833 ; GFX9-NEXT:    v_bfe_u32 v3, v1, 16, 1
2834 ; GFX9-NEXT:    s_movk_i32 s4, 0x7fff
2835 ; GFX9-NEXT:    v_mul_f32_e32 v0, v0, v2
2836 ; GFX9-NEXT:    v_add3_u32 v3, v3, v1, s4
2837 ; GFX9-NEXT:    v_or_b32_e32 v4, 0x400000, v1
2838 ; GFX9-NEXT:    v_cmp_u_f32_e32 vcc, v1, v1
2839 ; GFX9-NEXT:    v_bfe_u32 v2, v0, 16, 1
2840 ; GFX9-NEXT:    v_cndmask_b32_e32 v1, v3, v4, vcc
2841 ; GFX9-NEXT:    v_add3_u32 v2, v2, v0, s4
2842 ; GFX9-NEXT:    v_or_b32_e32 v3, 0x400000, v0
2843 ; GFX9-NEXT:    v_cmp_u_f32_e32 vcc, v0, v0
2844 ; GFX9-NEXT:    v_cndmask_b32_e32 v0, v2, v3, vcc
2845 ; GFX9-NEXT:    s_mov_b32 s4, 0x7060302
2846 ; GFX9-NEXT:    v_perm_b32 v0, v0, v1, s4
2847 ; GFX9-NEXT:    s_setpc_b64 s[30:31]
2848 ;
2849 ; GFX10-LABEL: fmul_select_v2bf16_test4:
2850 ; GFX10:       ; %bb.0:
2851 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2852 ; GFX10-NEXT:    v_mov_b32_e32 v5, 0x3f00
2853 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v3
2854 ; GFX10-NEXT:    v_lshlrev_b32_e32 v3, 16, v0
2855 ; GFX10-NEXT:    v_and_b32_e32 v0, 0xffff0000, v0
2856 ; GFX10-NEXT:    v_cndmask_b32_e32 v1, 0x3f80, v5, vcc_lo
2857 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v4
2858 ; GFX10-NEXT:    v_lshlrev_b32_e32 v1, 16, v1
2859 ; GFX10-NEXT:    v_cndmask_b32_e32 v2, 0x3f80, v5, vcc_lo
2860 ; GFX10-NEXT:    v_mul_f32_e32 v1, v3, v1
2861 ; GFX10-NEXT:    v_lshlrev_b32_e32 v2, 16, v2
2862 ; GFX10-NEXT:    v_or_b32_e32 v4, 0x400000, v1
2863 ; GFX10-NEXT:    v_mul_f32_e32 v0, v0, v2
2864 ; GFX10-NEXT:    v_bfe_u32 v2, v1, 16, 1
2865 ; GFX10-NEXT:    v_cmp_u_f32_e32 vcc_lo, v1, v1
2866 ; GFX10-NEXT:    v_bfe_u32 v3, v0, 16, 1
2867 ; GFX10-NEXT:    v_add3_u32 v2, v2, v1, 0x7fff
2868 ; GFX10-NEXT:    v_or_b32_e32 v5, 0x400000, v0
2869 ; GFX10-NEXT:    v_add3_u32 v3, v3, v0, 0x7fff
2870 ; GFX10-NEXT:    v_cndmask_b32_e32 v1, v2, v4, vcc_lo
2871 ; GFX10-NEXT:    v_cmp_u_f32_e32 vcc_lo, v0, v0
2872 ; GFX10-NEXT:    v_cndmask_b32_e32 v0, v3, v5, vcc_lo
2873 ; GFX10-NEXT:    v_perm_b32 v0, v0, v1, 0x7060302
2874 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
2875 ;
2876 ; GFX11-LABEL: fmul_select_v2bf16_test4:
2877 ; GFX11:       ; %bb.0:
2878 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2879 ; GFX11-NEXT:    v_mov_b32_e32 v5, 0x3f00
2880 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v3
2881 ; GFX11-NEXT:    v_lshlrev_b32_e32 v3, 16, v0
2882 ; GFX11-NEXT:    v_and_b32_e32 v0, 0xffff0000, v0
2883 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_4) | instskip(SKIP_2) | instid1(VALU_DEP_1)
2884 ; GFX11-NEXT:    v_cndmask_b32_e32 v1, 0x3f80, v5, vcc_lo
2885 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v2, v4
2886 ; GFX11-NEXT:    v_cndmask_b32_e32 v2, 0x3f80, v5, vcc_lo
2887 ; GFX11-NEXT:    v_lshlrev_b32_e32 v2, 16, v2
2888 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1) | instskip(NEXT) | instid1(VALU_DEP_1)
2889 ; GFX11-NEXT:    v_dual_mul_f32 v0, v0, v2 :: v_dual_lshlrev_b32 v1, 16, v1
2890 ; GFX11-NEXT:    v_or_b32_e32 v5, 0x400000, v0
2891 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(SKIP_1) | instid1(VALU_DEP_2)
2892 ; GFX11-NEXT:    v_mul_f32_e32 v1, v3, v1
2893 ; GFX11-NEXT:    v_bfe_u32 v3, v0, 16, 1
2894 ; GFX11-NEXT:    v_bfe_u32 v2, v1, 16, 1
2895 ; GFX11-NEXT:    v_or_b32_e32 v4, 0x400000, v1
2896 ; GFX11-NEXT:    v_cmp_u_f32_e32 vcc_lo, v1, v1
2897 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_4) | instskip(NEXT) | instid1(VALU_DEP_4)
2898 ; GFX11-NEXT:    v_add3_u32 v3, v3, v0, 0x7fff
2899 ; GFX11-NEXT:    v_add3_u32 v2, v2, v1, 0x7fff
2900 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1) | instskip(SKIP_1) | instid1(VALU_DEP_4)
2901 ; GFX11-NEXT:    v_cndmask_b32_e32 v1, v2, v4, vcc_lo
2902 ; GFX11-NEXT:    v_cmp_u_f32_e32 vcc_lo, v0, v0
2903 ; GFX11-NEXT:    v_cndmask_b32_e32 v0, v3, v5, vcc_lo
2904 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1)
2905 ; GFX11-NEXT:    v_perm_b32 v0, v0, v1, 0x7060302
2906 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
2907   %bool = icmp eq <2 x i32> %bool.arg1, %bool.arg2
2908   %y = select <2 x i1> %bool, <2 x bfloat> <bfloat 5.000000e-01, bfloat 5.000000e-01>, <2 x bfloat> <bfloat 1.000000e+00, bfloat 1.000000e+00>
2909   %ldexp = fmul <2 x bfloat> %x, %y
2910   ret <2 x bfloat> %ldexp
2911 }
2912
2913 define bfloat @fmul_select_bf16_test5(bfloat %x, i32 %bool.arg1, i32 %bool.arg2) {
2914 ; GFX7-LABEL: fmul_select_bf16_test5:
2915 ; GFX7:       ; %bb.0:
2916 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2917 ; GFX7-NEXT:    v_mul_f32_e32 v0, 1.0, v0
2918 ; GFX7-NEXT:    v_mov_b32_e32 v3, 0x41000000
2919 ; GFX7-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
2920 ; GFX7-NEXT:    v_cndmask_b32_e64 v1, v3, 2.0, vcc
2921 ; GFX7-NEXT:    v_and_b32_e32 v0, 0xffff0000, v0
2922 ; GFX7-NEXT:    v_mul_f32_e32 v0, v0, v1
2923 ; GFX7-NEXT:    v_and_b32_e32 v0, 0xffff0000, v0
2924 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
2925 ;
2926 ; GFX9-LABEL: fmul_select_bf16_test5:
2927 ; GFX9:       ; %bb.0:
2928 ; GFX9-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2929 ; GFX9-NEXT:    v_mov_b32_e32 v3, 0x4100
2930 ; GFX9-NEXT:    v_mov_b32_e32 v4, 0x4000
2931 ; GFX9-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
2932 ; GFX9-NEXT:    v_cndmask_b32_e32 v1, v3, v4, vcc
2933 ; GFX9-NEXT:    v_lshlrev_b32_e32 v1, 16, v1
2934 ; GFX9-NEXT:    v_lshlrev_b32_e32 v0, 16, v0
2935 ; GFX9-NEXT:    v_mul_f32_e32 v0, v0, v1
2936 ; GFX9-NEXT:    v_bfe_u32 v1, v0, 16, 1
2937 ; GFX9-NEXT:    s_movk_i32 s4, 0x7fff
2938 ; GFX9-NEXT:    v_add3_u32 v1, v1, v0, s4
2939 ; GFX9-NEXT:    v_or_b32_e32 v2, 0x400000, v0
2940 ; GFX9-NEXT:    v_cmp_u_f32_e32 vcc, v0, v0
2941 ; GFX9-NEXT:    v_cndmask_b32_e32 v0, v1, v2, vcc
2942 ; GFX9-NEXT:    v_lshrrev_b32_e32 v0, 16, v0
2943 ; GFX9-NEXT:    s_setpc_b64 s[30:31]
2944 ;
2945 ; GFX10-LABEL: fmul_select_bf16_test5:
2946 ; GFX10:       ; %bb.0:
2947 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2948 ; GFX10-NEXT:    v_mov_b32_e32 v3, 0x4000
2949 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
2950 ; GFX10-NEXT:    v_lshlrev_b32_e32 v0, 16, v0
2951 ; GFX10-NEXT:    v_cndmask_b32_e32 v1, 0x4100, v3, vcc_lo
2952 ; GFX10-NEXT:    v_lshlrev_b32_e32 v1, 16, v1
2953 ; GFX10-NEXT:    v_mul_f32_e32 v0, v0, v1
2954 ; GFX10-NEXT:    v_bfe_u32 v1, v0, 16, 1
2955 ; GFX10-NEXT:    v_or_b32_e32 v2, 0x400000, v0
2956 ; GFX10-NEXT:    v_cmp_u_f32_e32 vcc_lo, v0, v0
2957 ; GFX10-NEXT:    v_add3_u32 v1, v1, v0, 0x7fff
2958 ; GFX10-NEXT:    v_cndmask_b32_e32 v0, v1, v2, vcc_lo
2959 ; GFX10-NEXT:    v_lshrrev_b32_e32 v0, 16, v0
2960 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
2961 ;
2962 ; GFX11-LABEL: fmul_select_bf16_test5:
2963 ; GFX11:       ; %bb.0:
2964 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2965 ; GFX11-NEXT:    v_dual_mov_b32 v3, 0x4000 :: v_dual_lshlrev_b32 v0, 16, v0
2966 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
2967 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(NEXT) | instid1(VALU_DEP_1)
2968 ; GFX11-NEXT:    v_cndmask_b32_e32 v1, 0x4100, v3, vcc_lo
2969 ; GFX11-NEXT:    v_lshlrev_b32_e32 v1, 16, v1
2970 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1) | instskip(NEXT) | instid1(VALU_DEP_1)
2971 ; GFX11-NEXT:    v_mul_f32_e32 v0, v0, v1
2972 ; GFX11-NEXT:    v_bfe_u32 v1, v0, 16, 1
2973 ; GFX11-NEXT:    v_or_b32_e32 v2, 0x400000, v0
2974 ; GFX11-NEXT:    v_cmp_u_f32_e32 vcc_lo, v0, v0
2975 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_3) | instskip(NEXT) | instid1(VALU_DEP_1)
2976 ; GFX11-NEXT:    v_add3_u32 v1, v1, v0, 0x7fff
2977 ; GFX11-NEXT:    v_cndmask_b32_e32 v0, v1, v2, vcc_lo
2978 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1)
2979 ; GFX11-NEXT:    v_lshrrev_b32_e32 v0, 16, v0
2980 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
2981   %bool = icmp eq i32 %bool.arg1, %bool.arg2
2982   %y = select i1 %bool, bfloat 2.000000e+00, bfloat 8.000000e+00
2983   %ldexp = fmul bfloat %x, %y
2984   ret bfloat %ldexp
2985 }
2986
2987 define bfloat @fmul_select_bf16_test6(bfloat %x, i32 %bool.arg1, i32 %bool.arg2) {
2988 ; GFX7-LABEL: fmul_select_bf16_test6:
2989 ; GFX7:       ; %bb.0:
2990 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2991 ; GFX7-NEXT:    v_mul_f32_e32 v0, 1.0, v0
2992 ; GFX7-NEXT:    v_mov_b32_e32 v3, 0x40400000
2993 ; GFX7-NEXT:    v_mov_b32_e32 v4, 0xc1000000
2994 ; GFX7-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
2995 ; GFX7-NEXT:    v_cndmask_b32_e32 v1, v3, v4, vcc
2996 ; GFX7-NEXT:    v_and_b32_e32 v0, 0xffff0000, v0
2997 ; GFX7-NEXT:    v_mul_f32_e32 v0, v0, v1
2998 ; GFX7-NEXT:    v_and_b32_e32 v0, 0xffff0000, v0
2999 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
3000 ;
3001 ; GFX9-LABEL: fmul_select_bf16_test6:
3002 ; GFX9:       ; %bb.0:
3003 ; GFX9-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
3004 ; GFX9-NEXT:    v_mov_b32_e32 v3, 0x4040
3005 ; GFX9-NEXT:    v_mov_b32_e32 v4, 0xffffc100
3006 ; GFX9-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
3007 ; GFX9-NEXT:    v_cndmask_b32_e32 v1, v3, v4, vcc
3008 ; GFX9-NEXT:    v_lshlrev_b32_e32 v1, 16, v1
3009 ; GFX9-NEXT:    v_lshlrev_b32_e32 v0, 16, v0
3010 ; GFX9-NEXT:    v_mul_f32_e32 v0, v0, v1
3011 ; GFX9-NEXT:    v_bfe_u32 v1, v0, 16, 1
3012 ; GFX9-NEXT:    s_movk_i32 s4, 0x7fff
3013 ; GFX9-NEXT:    v_add3_u32 v1, v1, v0, s4
3014 ; GFX9-NEXT:    v_or_b32_e32 v2, 0x400000, v0
3015 ; GFX9-NEXT:    v_cmp_u_f32_e32 vcc, v0, v0
3016 ; GFX9-NEXT:    v_cndmask_b32_e32 v0, v1, v2, vcc
3017 ; GFX9-NEXT:    v_lshrrev_b32_e32 v0, 16, v0
3018 ; GFX9-NEXT:    s_setpc_b64 s[30:31]
3019 ;
3020 ; GFX10-LABEL: fmul_select_bf16_test6:
3021 ; GFX10:       ; %bb.0:
3022 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
3023 ; GFX10-NEXT:    v_mov_b32_e32 v3, 0xffffc100
3024 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
3025 ; GFX10-NEXT:    v_lshlrev_b32_e32 v0, 16, v0
3026 ; GFX10-NEXT:    v_cndmask_b32_e32 v1, 0x4040, v3, vcc_lo
3027 ; GFX10-NEXT:    v_lshlrev_b32_e32 v1, 16, v1
3028 ; GFX10-NEXT:    v_mul_f32_e32 v0, v0, v1
3029 ; GFX10-NEXT:    v_bfe_u32 v1, v0, 16, 1
3030 ; GFX10-NEXT:    v_or_b32_e32 v2, 0x400000, v0
3031 ; GFX10-NEXT:    v_cmp_u_f32_e32 vcc_lo, v0, v0
3032 ; GFX10-NEXT:    v_add3_u32 v1, v1, v0, 0x7fff
3033 ; GFX10-NEXT:    v_cndmask_b32_e32 v0, v1, v2, vcc_lo
3034 ; GFX10-NEXT:    v_lshrrev_b32_e32 v0, 16, v0
3035 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
3036 ;
3037 ; GFX11-LABEL: fmul_select_bf16_test6:
3038 ; GFX11:       ; %bb.0:
3039 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
3040 ; GFX11-NEXT:    v_dual_mov_b32 v3, 0xffffc100 :: v_dual_lshlrev_b32 v0, 16, v0
3041 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
3042 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(NEXT) | instid1(VALU_DEP_1)
3043 ; GFX11-NEXT:    v_cndmask_b32_e32 v1, 0x4040, v3, vcc_lo
3044 ; GFX11-NEXT:    v_lshlrev_b32_e32 v1, 16, v1
3045 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1) | instskip(NEXT) | instid1(VALU_DEP_1)
3046 ; GFX11-NEXT:    v_mul_f32_e32 v0, v0, v1
3047 ; GFX11-NEXT:    v_bfe_u32 v1, v0, 16, 1
3048 ; GFX11-NEXT:    v_or_b32_e32 v2, 0x400000, v0
3049 ; GFX11-NEXT:    v_cmp_u_f32_e32 vcc_lo, v0, v0
3050 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_3) | instskip(NEXT) | instid1(VALU_DEP_1)
3051 ; GFX11-NEXT:    v_add3_u32 v1, v1, v0, 0x7fff
3052 ; GFX11-NEXT:    v_cndmask_b32_e32 v0, v1, v2, vcc_lo
3053 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1)
3054 ; GFX11-NEXT:    v_lshrrev_b32_e32 v0, 16, v0
3055 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
3056   %bool = icmp eq i32 %bool.arg1, %bool.arg2
3057   %y = select i1 %bool, bfloat -8.000000e+00, bfloat 3.000000e+00
3058   %ldexp = fmul bfloat %x, %y
3059   ret bfloat %ldexp
3060 }
3061
3062 define bfloat @fmul_select_bf16_test7(bfloat %x, i32 %bool.arg1, i32 %bool.arg2) {
3063 ; GFX7-LABEL: fmul_select_bf16_test7:
3064 ; GFX7:       ; %bb.0:
3065 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
3066 ; GFX7-NEXT:    v_mul_f32_e32 v0, 1.0, v0
3067 ; GFX7-NEXT:    v_mov_b32_e32 v3, 0x41000000
3068 ; GFX7-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
3069 ; GFX7-NEXT:    v_cndmask_b32_e32 v1, -4.0, v3, vcc
3070 ; GFX7-NEXT:    v_and_b32_e32 v0, 0xffff0000, v0
3071 ; GFX7-NEXT:    v_mul_f32_e32 v0, v0, v1
3072 ; GFX7-NEXT:    v_and_b32_e32 v0, 0xffff0000, v0
3073 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
3074 ;
3075 ; GFX9-LABEL: fmul_select_bf16_test7:
3076 ; GFX9:       ; %bb.0:
3077 ; GFX9-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
3078 ; GFX9-NEXT:    v_mov_b32_e32 v3, 0xffffc080
3079 ; GFX9-NEXT:    v_mov_b32_e32 v4, 0x4100
3080 ; GFX9-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
3081 ; GFX9-NEXT:    v_cndmask_b32_e32 v1, v3, v4, vcc
3082 ; GFX9-NEXT:    v_lshlrev_b32_e32 v1, 16, v1
3083 ; GFX9-NEXT:    v_lshlrev_b32_e32 v0, 16, v0
3084 ; GFX9-NEXT:    v_mul_f32_e32 v0, v0, v1
3085 ; GFX9-NEXT:    v_bfe_u32 v1, v0, 16, 1
3086 ; GFX9-NEXT:    s_movk_i32 s4, 0x7fff
3087 ; GFX9-NEXT:    v_add3_u32 v1, v1, v0, s4
3088 ; GFX9-NEXT:    v_or_b32_e32 v2, 0x400000, v0
3089 ; GFX9-NEXT:    v_cmp_u_f32_e32 vcc, v0, v0
3090 ; GFX9-NEXT:    v_cndmask_b32_e32 v0, v1, v2, vcc
3091 ; GFX9-NEXT:    v_lshrrev_b32_e32 v0, 16, v0
3092 ; GFX9-NEXT:    s_setpc_b64 s[30:31]
3093 ;
3094 ; GFX10-LABEL: fmul_select_bf16_test7:
3095 ; GFX10:       ; %bb.0:
3096 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
3097 ; GFX10-NEXT:    v_mov_b32_e32 v3, 0x4100
3098 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
3099 ; GFX10-NEXT:    v_lshlrev_b32_e32 v0, 16, v0
3100 ; GFX10-NEXT:    v_cndmask_b32_e32 v1, 0xffffc080, v3, vcc_lo
3101 ; GFX10-NEXT:    v_lshlrev_b32_e32 v1, 16, v1
3102 ; GFX10-NEXT:    v_mul_f32_e32 v0, v0, v1
3103 ; GFX10-NEXT:    v_bfe_u32 v1, v0, 16, 1
3104 ; GFX10-NEXT:    v_or_b32_e32 v2, 0x400000, v0
3105 ; GFX10-NEXT:    v_cmp_u_f32_e32 vcc_lo, v0, v0
3106 ; GFX10-NEXT:    v_add3_u32 v1, v1, v0, 0x7fff
3107 ; GFX10-NEXT:    v_cndmask_b32_e32 v0, v1, v2, vcc_lo
3108 ; GFX10-NEXT:    v_lshrrev_b32_e32 v0, 16, v0
3109 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
3110 ;
3111 ; GFX11-LABEL: fmul_select_bf16_test7:
3112 ; GFX11:       ; %bb.0:
3113 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
3114 ; GFX11-NEXT:    v_dual_mov_b32 v3, 0x4100 :: v_dual_lshlrev_b32 v0, 16, v0
3115 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
3116 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(NEXT) | instid1(VALU_DEP_1)
3117 ; GFX11-NEXT:    v_cndmask_b32_e32 v1, 0xffffc080, v3, vcc_lo
3118 ; GFX11-NEXT:    v_lshlrev_b32_e32 v1, 16, v1
3119 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1) | instskip(NEXT) | instid1(VALU_DEP_1)
3120 ; GFX11-NEXT:    v_mul_f32_e32 v0, v0, v1
3121 ; GFX11-NEXT:    v_bfe_u32 v1, v0, 16, 1
3122 ; GFX11-NEXT:    v_or_b32_e32 v2, 0x400000, v0
3123 ; GFX11-NEXT:    v_cmp_u_f32_e32 vcc_lo, v0, v0
3124 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_3) | instskip(NEXT) | instid1(VALU_DEP_1)
3125 ; GFX11-NEXT:    v_add3_u32 v1, v1, v0, 0x7fff
3126 ; GFX11-NEXT:    v_cndmask_b32_e32 v0, v1, v2, vcc_lo
3127 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1)
3128 ; GFX11-NEXT:    v_lshrrev_b32_e32 v0, 16, v0
3129 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
3130   %bool = icmp eq i32 %bool.arg1, %bool.arg2
3131   %y = select i1 %bool, bfloat 8.000000e+00, bfloat -4.000000e+00
3132   %ldexp = fmul bfloat %x, %y
3133   ret bfloat %ldexp
3134 }
3135
3136 define bfloat @fmul_select_bf16_test8(bfloat %x, i32 %bool.arg1, i32 %bool.arg2) {
3137 ; GFX7-LABEL: fmul_select_bf16_test8:
3138 ; GFX7:       ; %bb.0:
3139 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
3140 ; GFX7-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
3141 ; GFX7-NEXT:    v_mul_f32_e32 v0, 1.0, v0
3142 ; GFX7-NEXT:    v_cndmask_b32_e64 v1, 0, 1, vcc
3143 ; GFX7-NEXT:    v_and_b32_e32 v0, 0xffff0000, v0
3144 ; GFX7-NEXT:    v_lshlrev_b32_e32 v1, 31, v1
3145 ; GFX7-NEXT:    v_mul_f32_e32 v0, v0, v1
3146 ; GFX7-NEXT:    v_and_b32_e32 v0, 0xffff0000, v0
3147 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
3148 ;
3149 ; GFX9-LABEL: fmul_select_bf16_test8:
3150 ; GFX9:       ; %bb.0:
3151 ; GFX9-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
3152 ; GFX9-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
3153 ; GFX9-NEXT:    v_cndmask_b32_e64 v1, 0, 1, vcc
3154 ; GFX9-NEXT:    v_mov_b32_e32 v2, 15
3155 ; GFX9-NEXT:    v_lshlrev_b16_sdwa v1, v2, v1 dst_sel:WORD_1 dst_unused:UNUSED_PAD src0_sel:DWORD src1_sel:DWORD
3156 ; GFX9-NEXT:    v_lshlrev_b32_e32 v0, 16, v0
3157 ; GFX9-NEXT:    v_mul_f32_e32 v0, v0, v1
3158 ; GFX9-NEXT:    v_bfe_u32 v1, v0, 16, 1
3159 ; GFX9-NEXT:    s_movk_i32 s4, 0x7fff
3160 ; GFX9-NEXT:    v_add3_u32 v1, v1, v0, s4
3161 ; GFX9-NEXT:    v_or_b32_e32 v2, 0x400000, v0
3162 ; GFX9-NEXT:    v_cmp_u_f32_e32 vcc, v0, v0
3163 ; GFX9-NEXT:    v_cndmask_b32_e32 v0, v1, v2, vcc
3164 ; GFX9-NEXT:    v_lshrrev_b32_e32 v0, 16, v0
3165 ; GFX9-NEXT:    s_setpc_b64 s[30:31]
3166 ;
3167 ; GFX10-LABEL: fmul_select_bf16_test8:
3168 ; GFX10:       ; %bb.0:
3169 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
3170 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
3171 ; GFX10-NEXT:    v_lshlrev_b32_e32 v0, 16, v0
3172 ; GFX10-NEXT:    v_cndmask_b32_e64 v1, 0, 1, vcc_lo
3173 ; GFX10-NEXT:    v_lshlrev_b16 v1, 15, v1
3174 ; GFX10-NEXT:    v_lshlrev_b32_e32 v1, 16, v1
3175 ; GFX10-NEXT:    v_mul_f32_e32 v0, v0, v1
3176 ; GFX10-NEXT:    v_bfe_u32 v1, v0, 16, 1
3177 ; GFX10-NEXT:    v_or_b32_e32 v2, 0x400000, v0
3178 ; GFX10-NEXT:    v_cmp_u_f32_e32 vcc_lo, v0, v0
3179 ; GFX10-NEXT:    v_add3_u32 v1, v1, v0, 0x7fff
3180 ; GFX10-NEXT:    v_cndmask_b32_e32 v0, v1, v2, vcc_lo
3181 ; GFX10-NEXT:    v_lshrrev_b32_e32 v0, 16, v0
3182 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
3183 ;
3184 ; GFX11-LABEL: fmul_select_bf16_test8:
3185 ; GFX11:       ; %bb.0:
3186 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
3187 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
3188 ; GFX11-NEXT:    v_lshlrev_b32_e32 v0, 16, v0
3189 ; GFX11-NEXT:    v_cndmask_b32_e64 v1, 0, 1, vcc_lo
3190 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1) | instskip(NEXT) | instid1(VALU_DEP_1)
3191 ; GFX11-NEXT:    v_lshlrev_b16 v1, 15, v1
3192 ; GFX11-NEXT:    v_lshlrev_b32_e32 v1, 16, v1
3193 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1) | instskip(NEXT) | instid1(VALU_DEP_1)
3194 ; GFX11-NEXT:    v_mul_f32_e32 v0, v0, v1
3195 ; GFX11-NEXT:    v_bfe_u32 v1, v0, 16, 1
3196 ; GFX11-NEXT:    v_or_b32_e32 v2, 0x400000, v0
3197 ; GFX11-NEXT:    v_cmp_u_f32_e32 vcc_lo, v0, v0
3198 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_3) | instskip(NEXT) | instid1(VALU_DEP_1)
3199 ; GFX11-NEXT:    v_add3_u32 v1, v1, v0, 0x7fff
3200 ; GFX11-NEXT:    v_cndmask_b32_e32 v0, v1, v2, vcc_lo
3201 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1)
3202 ; GFX11-NEXT:    v_lshrrev_b32_e32 v0, 16, v0
3203 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
3204   %bool = icmp eq i32 %bool.arg1, %bool.arg2
3205   %y = select i1 %bool, bfloat -0.000000e+00, bfloat 0.000000e+00
3206   %ldexp = fmul bfloat %x, %y
3207   ret bfloat %ldexp
3208 }
3209
3210 define bfloat @fmul_select_bf16_test9(bfloat %x, i32 %bool.arg1, i32 %bool.arg2) {
3211 ; GFX7-LABEL: fmul_select_bf16_test9:
3212 ; GFX7:       ; %bb.0:
3213 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
3214 ; GFX7-NEXT:    v_mul_f32_e32 v0, 1.0, v0
3215 ; GFX7-NEXT:    v_mov_b32_e32 v3, 0xc2000000
3216 ; GFX7-NEXT:    v_mov_b32_e32 v4, 0xc1800000
3217 ; GFX7-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
3218 ; GFX7-NEXT:    v_cndmask_b32_e32 v1, v3, v4, vcc
3219 ; GFX7-NEXT:    v_and_b32_e32 v0, 0xffff0000, v0
3220 ; GFX7-NEXT:    v_mul_f32_e32 v0, v0, v1
3221 ; GFX7-NEXT:    v_and_b32_e32 v0, 0xffff0000, v0
3222 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
3223 ;
3224 ; GFX9-LABEL: fmul_select_bf16_test9:
3225 ; GFX9:       ; %bb.0:
3226 ; GFX9-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
3227 ; GFX9-NEXT:    v_mov_b32_e32 v3, 0xffffc200
3228 ; GFX9-NEXT:    v_mov_b32_e32 v4, 0xffffc180
3229 ; GFX9-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
3230 ; GFX9-NEXT:    v_cndmask_b32_e32 v1, v3, v4, vcc
3231 ; GFX9-NEXT:    v_lshlrev_b32_e32 v1, 16, v1
3232 ; GFX9-NEXT:    v_lshlrev_b32_e32 v0, 16, v0
3233 ; GFX9-NEXT:    v_mul_f32_e32 v0, v0, v1
3234 ; GFX9-NEXT:    v_bfe_u32 v1, v0, 16, 1
3235 ; GFX9-NEXT:    s_movk_i32 s4, 0x7fff
3236 ; GFX9-NEXT:    v_add3_u32 v1, v1, v0, s4
3237 ; GFX9-NEXT:    v_or_b32_e32 v2, 0x400000, v0
3238 ; GFX9-NEXT:    v_cmp_u_f32_e32 vcc, v0, v0
3239 ; GFX9-NEXT:    v_cndmask_b32_e32 v0, v1, v2, vcc
3240 ; GFX9-NEXT:    v_lshrrev_b32_e32 v0, 16, v0
3241 ; GFX9-NEXT:    s_setpc_b64 s[30:31]
3242 ;
3243 ; GFX10-LABEL: fmul_select_bf16_test9:
3244 ; GFX10:       ; %bb.0:
3245 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
3246 ; GFX10-NEXT:    v_mov_b32_e32 v3, 0xffffc180
3247 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
3248 ; GFX10-NEXT:    v_lshlrev_b32_e32 v0, 16, v0
3249 ; GFX10-NEXT:    v_cndmask_b32_e32 v1, 0xffffc200, v3, vcc_lo
3250 ; GFX10-NEXT:    v_lshlrev_b32_e32 v1, 16, v1
3251 ; GFX10-NEXT:    v_mul_f32_e32 v0, v0, v1
3252 ; GFX10-NEXT:    v_bfe_u32 v1, v0, 16, 1
3253 ; GFX10-NEXT:    v_or_b32_e32 v2, 0x400000, v0
3254 ; GFX10-NEXT:    v_cmp_u_f32_e32 vcc_lo, v0, v0
3255 ; GFX10-NEXT:    v_add3_u32 v1, v1, v0, 0x7fff
3256 ; GFX10-NEXT:    v_cndmask_b32_e32 v0, v1, v2, vcc_lo
3257 ; GFX10-NEXT:    v_lshrrev_b32_e32 v0, 16, v0
3258 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
3259 ;
3260 ; GFX11-LABEL: fmul_select_bf16_test9:
3261 ; GFX11:       ; %bb.0:
3262 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
3263 ; GFX11-NEXT:    v_dual_mov_b32 v3, 0xffffc180 :: v_dual_lshlrev_b32 v0, 16, v0
3264 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
3265 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(NEXT) | instid1(VALU_DEP_1)
3266 ; GFX11-NEXT:    v_cndmask_b32_e32 v1, 0xffffc200, v3, vcc_lo
3267 ; GFX11-NEXT:    v_lshlrev_b32_e32 v1, 16, v1
3268 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1) | instskip(NEXT) | instid1(VALU_DEP_1)
3269 ; GFX11-NEXT:    v_mul_f32_e32 v0, v0, v1
3270 ; GFX11-NEXT:    v_bfe_u32 v1, v0, 16, 1
3271 ; GFX11-NEXT:    v_or_b32_e32 v2, 0x400000, v0
3272 ; GFX11-NEXT:    v_cmp_u_f32_e32 vcc_lo, v0, v0
3273 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_3) | instskip(NEXT) | instid1(VALU_DEP_1)
3274 ; GFX11-NEXT:    v_add3_u32 v1, v1, v0, 0x7fff
3275 ; GFX11-NEXT:    v_cndmask_b32_e32 v0, v1, v2, vcc_lo
3276 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1)
3277 ; GFX11-NEXT:    v_lshrrev_b32_e32 v0, 16, v0
3278 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
3279   %bool = icmp eq i32 %bool.arg1, %bool.arg2
3280   %y = select i1 %bool, bfloat -1.600000e+01, bfloat -3.200000e+01
3281   %ldexp = fmul bfloat %x, %y
3282   ret bfloat %ldexp
3283 }
3284
3285 define bfloat @fmul_select_bf16_test10_sel_log2val_pos65_pos56(bfloat %x, i32 %bool.arg1, i32 %bool.arg2) {
3286 ; GFX7-LABEL: fmul_select_bf16_test10_sel_log2val_pos65_pos56:
3287 ; GFX7:       ; %bb.0:
3288 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
3289 ; GFX7-NEXT:    v_mul_f32_e32 v0, 1.0, v0
3290 ; GFX7-NEXT:    v_mov_b32_e32 v3, 0xdb800000
3291 ; GFX7-NEXT:    v_bfrev_b32_e32 v4, 7
3292 ; GFX7-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
3293 ; GFX7-NEXT:    v_cndmask_b32_e32 v1, v3, v4, vcc
3294 ; GFX7-NEXT:    v_and_b32_e32 v0, 0xffff0000, v0
3295 ; GFX7-NEXT:    v_mul_f32_e32 v0, v0, v1
3296 ; GFX7-NEXT:    v_and_b32_e32 v0, 0xffff0000, v0
3297 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
3298 ;
3299 ; GFX9-LABEL: fmul_select_bf16_test10_sel_log2val_pos65_pos56:
3300 ; GFX9:       ; %bb.0:
3301 ; GFX9-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
3302 ; GFX9-NEXT:    v_mov_b32_e32 v3, 0xffffdb80
3303 ; GFX9-NEXT:    v_mov_b32_e32 v4, 0xffffe000
3304 ; GFX9-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
3305 ; GFX9-NEXT:    v_cndmask_b32_e32 v1, v3, v4, vcc
3306 ; GFX9-NEXT:    v_lshlrev_b32_e32 v1, 16, v1
3307 ; GFX9-NEXT:    v_lshlrev_b32_e32 v0, 16, v0
3308 ; GFX9-NEXT:    v_mul_f32_e32 v0, v0, v1
3309 ; GFX9-NEXT:    v_bfe_u32 v1, v0, 16, 1
3310 ; GFX9-NEXT:    s_movk_i32 s4, 0x7fff
3311 ; GFX9-NEXT:    v_add3_u32 v1, v1, v0, s4
3312 ; GFX9-NEXT:    v_or_b32_e32 v2, 0x400000, v0
3313 ; GFX9-NEXT:    v_cmp_u_f32_e32 vcc, v0, v0
3314 ; GFX9-NEXT:    v_cndmask_b32_e32 v0, v1, v2, vcc
3315 ; GFX9-NEXT:    v_lshrrev_b32_e32 v0, 16, v0
3316 ; GFX9-NEXT:    s_setpc_b64 s[30:31]
3317 ;
3318 ; GFX10-LABEL: fmul_select_bf16_test10_sel_log2val_pos65_pos56:
3319 ; GFX10:       ; %bb.0:
3320 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
3321 ; GFX10-NEXT:    v_mov_b32_e32 v3, 0xffffe000
3322 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
3323 ; GFX10-NEXT:    v_lshlrev_b32_e32 v0, 16, v0
3324 ; GFX10-NEXT:    v_cndmask_b32_e32 v1, 0xffffdb80, v3, vcc_lo
3325 ; GFX10-NEXT:    v_lshlrev_b32_e32 v1, 16, v1
3326 ; GFX10-NEXT:    v_mul_f32_e32 v0, v0, v1
3327 ; GFX10-NEXT:    v_bfe_u32 v1, v0, 16, 1
3328 ; GFX10-NEXT:    v_or_b32_e32 v2, 0x400000, v0
3329 ; GFX10-NEXT:    v_cmp_u_f32_e32 vcc_lo, v0, v0
3330 ; GFX10-NEXT:    v_add3_u32 v1, v1, v0, 0x7fff
3331 ; GFX10-NEXT:    v_cndmask_b32_e32 v0, v1, v2, vcc_lo
3332 ; GFX10-NEXT:    v_lshrrev_b32_e32 v0, 16, v0
3333 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
3334 ;
3335 ; GFX11-LABEL: fmul_select_bf16_test10_sel_log2val_pos65_pos56:
3336 ; GFX11:       ; %bb.0:
3337 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
3338 ; GFX11-NEXT:    v_dual_mov_b32 v3, 0xffffe000 :: v_dual_lshlrev_b32 v0, 16, v0
3339 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
3340 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(NEXT) | instid1(VALU_DEP_1)
3341 ; GFX11-NEXT:    v_cndmask_b32_e32 v1, 0xffffdb80, v3, vcc_lo
3342 ; GFX11-NEXT:    v_lshlrev_b32_e32 v1, 16, v1
3343 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1) | instskip(NEXT) | instid1(VALU_DEP_1)
3344 ; GFX11-NEXT:    v_mul_f32_e32 v0, v0, v1
3345 ; GFX11-NEXT:    v_bfe_u32 v1, v0, 16, 1
3346 ; GFX11-NEXT:    v_or_b32_e32 v2, 0x400000, v0
3347 ; GFX11-NEXT:    v_cmp_u_f32_e32 vcc_lo, v0, v0
3348 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_3) | instskip(NEXT) | instid1(VALU_DEP_1)
3349 ; GFX11-NEXT:    v_add3_u32 v1, v1, v0, 0x7fff
3350 ; GFX11-NEXT:    v_cndmask_b32_e32 v0, v1, v2, vcc_lo
3351 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1)
3352 ; GFX11-NEXT:    v_lshrrev_b32_e32 v0, 16, v0
3353 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
3354   %bool = icmp eq i32 %bool.arg1, %bool.arg2
3355   %y = select i1 %bool, bfloat 0xRE000, bfloat 0xRDB80
3356   %ldexp = fmul bfloat %x, %y
3357   ret bfloat %ldexp
3358 }
3359
3360 define bfloat @fmul_select_bf16_test11_sel_log2val_neg22_pos25(bfloat %x, i32 %bool.arg1, i32 %bool.arg2) {
3361 ; GFX7-LABEL: fmul_select_bf16_test11_sel_log2val_neg22_pos25:
3362 ; GFX7:       ; %bb.0:
3363 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
3364 ; GFX7-NEXT:    v_mul_f32_e32 v0, 1.0, v0
3365 ; GFX7-NEXT:    v_bfrev_b32_e32 v3, 50
3366 ; GFX7-NEXT:    v_mov_b32_e32 v4, 0x34800000
3367 ; GFX7-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
3368 ; GFX7-NEXT:    v_cndmask_b32_e32 v1, v3, v4, vcc
3369 ; GFX7-NEXT:    v_and_b32_e32 v0, 0xffff0000, v0
3370 ; GFX7-NEXT:    v_mul_f32_e32 v0, v0, v1
3371 ; GFX7-NEXT:    v_and_b32_e32 v0, 0xffff0000, v0
3372 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
3373 ;
3374 ; GFX9-LABEL: fmul_select_bf16_test11_sel_log2val_neg22_pos25:
3375 ; GFX9:       ; %bb.0:
3376 ; GFX9-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
3377 ; GFX9-NEXT:    v_mov_b32_e32 v3, 0x4c00
3378 ; GFX9-NEXT:    v_mov_b32_e32 v4, 0x3480
3379 ; GFX9-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
3380 ; GFX9-NEXT:    v_cndmask_b32_e32 v1, v3, v4, vcc
3381 ; GFX9-NEXT:    v_lshlrev_b32_e32 v1, 16, v1
3382 ; GFX9-NEXT:    v_lshlrev_b32_e32 v0, 16, v0
3383 ; GFX9-NEXT:    v_mul_f32_e32 v0, v0, v1
3384 ; GFX9-NEXT:    v_bfe_u32 v1, v0, 16, 1
3385 ; GFX9-NEXT:    s_movk_i32 s4, 0x7fff
3386 ; GFX9-NEXT:    v_add3_u32 v1, v1, v0, s4
3387 ; GFX9-NEXT:    v_or_b32_e32 v2, 0x400000, v0
3388 ; GFX9-NEXT:    v_cmp_u_f32_e32 vcc, v0, v0
3389 ; GFX9-NEXT:    v_cndmask_b32_e32 v0, v1, v2, vcc
3390 ; GFX9-NEXT:    v_lshrrev_b32_e32 v0, 16, v0
3391 ; GFX9-NEXT:    s_setpc_b64 s[30:31]
3392 ;
3393 ; GFX10-LABEL: fmul_select_bf16_test11_sel_log2val_neg22_pos25:
3394 ; GFX10:       ; %bb.0:
3395 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
3396 ; GFX10-NEXT:    v_mov_b32_e32 v3, 0x3480
3397 ; GFX10-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
3398 ; GFX10-NEXT:    v_lshlrev_b32_e32 v0, 16, v0
3399 ; GFX10-NEXT:    v_cndmask_b32_e32 v1, 0x4c00, v3, vcc_lo
3400 ; GFX10-NEXT:    v_lshlrev_b32_e32 v1, 16, v1
3401 ; GFX10-NEXT:    v_mul_f32_e32 v0, v0, v1
3402 ; GFX10-NEXT:    v_bfe_u32 v1, v0, 16, 1
3403 ; GFX10-NEXT:    v_or_b32_e32 v2, 0x400000, v0
3404 ; GFX10-NEXT:    v_cmp_u_f32_e32 vcc_lo, v0, v0
3405 ; GFX10-NEXT:    v_add3_u32 v1, v1, v0, 0x7fff
3406 ; GFX10-NEXT:    v_cndmask_b32_e32 v0, v1, v2, vcc_lo
3407 ; GFX10-NEXT:    v_lshrrev_b32_e32 v0, 16, v0
3408 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
3409 ;
3410 ; GFX11-LABEL: fmul_select_bf16_test11_sel_log2val_neg22_pos25:
3411 ; GFX11:       ; %bb.0:
3412 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
3413 ; GFX11-NEXT:    v_dual_mov_b32 v3, 0x3480 :: v_dual_lshlrev_b32 v0, 16, v0
3414 ; GFX11-NEXT:    v_cmp_eq_u32_e32 vcc_lo, v1, v2
3415 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(NEXT) | instid1(VALU_DEP_1)
3416 ; GFX11-NEXT:    v_cndmask_b32_e32 v1, 0x4c00, v3, vcc_lo
3417 ; GFX11-NEXT:    v_lshlrev_b32_e32 v1, 16, v1
3418 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1) | instskip(NEXT) | instid1(VALU_DEP_1)
3419 ; GFX11-NEXT:    v_mul_f32_e32 v0, v0, v1
3420 ; GFX11-NEXT:    v_bfe_u32 v1, v0, 16, 1
3421 ; GFX11-NEXT:    v_or_b32_e32 v2, 0x400000, v0
3422 ; GFX11-NEXT:    v_cmp_u_f32_e32 vcc_lo, v0, v0
3423 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_3) | instskip(NEXT) | instid1(VALU_DEP_1)
3424 ; GFX11-NEXT:    v_add3_u32 v1, v1, v0, 0x7fff
3425 ; GFX11-NEXT:    v_cndmask_b32_e32 v0, v1, v2, vcc_lo
3426 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1)
3427 ; GFX11-NEXT:    v_lshrrev_b32_e32 v0, 16, v0
3428 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
3429   %bool = icmp eq i32 %bool.arg1, %bool.arg2
3430   %y = select i1 %bool, bfloat 0xR3480, bfloat 0xR4C00
3431   %ldexp = fmul bfloat %x, %y
3432   ret bfloat %ldexp
3433 }
3434