llvm/test/CodeGen/AMDGPU/early-tailduplicator-nophis.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=amdgcn-amd-amdhsa -mcpu=gfx900 -run-pass=early-tailduplication -verify-machineinstrs -o - %s | FileCheck %s
   3 # RUN: llc -mtriple=amdgcn-amd-amdhsa -mcpu=gfx900 -passes=early-tailduplication -o - %s | FileCheck %s
   4
   5  # There are no phis in this testcase. Early tail duplication introduces them,
   6  # so the NoPHIs property needs to be cleared to avoid verifier errors
   7
   8 ---
   9 name:           tail_duplicate_nophis
  10 tracksRegLiveness: true
  11 body:             |
  12   ; CHECK-LABEL: name: tail_duplicate_nophis
  13   ; CHECK: bb.0:
  14   ; CHECK-NEXT:   successors: %bb.3(0x80000000)
  15   ; CHECK-NEXT: {{  $}}
  16   ; CHECK-NEXT:   [[S_MOV_B32_:%[0-9]+]]:sreg_32 = S_MOV_B32 0
  17   ; CHECK-NEXT:   S_BRANCH %bb.3
  18   ; CHECK-NEXT: {{  $}}
  19   ; CHECK-NEXT: bb.2:
  20   ; CHECK-NEXT:   successors: %bb.3(0x80000000)
  21   ; CHECK-NEXT: {{  $}}
  22   ; CHECK-NEXT:   [[DEF:%[0-9]+]]:sreg_32 = IMPLICIT_DEF
  23   ; CHECK-NEXT:   S_SLEEP 9
  24   ; CHECK-NEXT: {{  $}}
  25   ; CHECK-NEXT: bb.3:
  26   ; CHECK-NEXT:   successors: %bb.3(0x80000000)
  27   ; CHECK-NEXT: {{  $}}
  28   ; CHECK-NEXT:   [[PHI:%[0-9]+]]:sreg_32 = PHI [[DEF]], %bb.2, %1, %bb.3, [[S_MOV_B32_]], %bb.0
  29   ; CHECK-NEXT:   S_NOP 0, implicit [[PHI]]
  30   ; CHECK-NEXT:   S_SLEEP 1
  31   ; CHECK-NEXT:   [[S_MOV_B32_1:%[0-9]+]]:sreg_32 = S_MOV_B32 0
  32   ; CHECK-NEXT:   S_BRANCH %bb.3
  33   bb.1:
  34
  35   bb.2:
  36     %5:sreg_32 = S_MOV_B32 0
  37     S_BRANCH %bb.4
  38
  39   bb.3:
  40     S_SLEEP 9
  41
  42   bb.4:
  43     S_NOP 0, implicit %5
  44     S_SLEEP 1
  45     S_BRANCH %bb.2
  46
  47 ...