llvm/test/CodeGen/AMDGPU/no-fold-accvgpr-mov.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py UTC_ARGS: --version 5
   2 # RUN: llc -mtriple=amdgcn--amdhsa -mcpu=gfx942 -run-pass si-fold-operands %s -o - | FileCheck %s
   3 # RUN: llc -mtriple=amdgcn--amdhsa -mcpu=gfx942 -start-before=si-fold-operands -stop-after=register-coalescer %s -o - | FileCheck %s --check-prefixes=COALESCE
   4 # RUN: llc -mtriple=amdgcn--amdhsa -mcpu=gfx908 -start-before=si-fold-operands -stop-after=register-coalescer %s -o - | FileCheck %s --check-prefixes=GFX908-COALESCE
   5
   6 ...
   7 ---
   8 name:            test
   9 tracksRegLiveness: true
  10 body:             |
  11   ; CHECK-LABEL: name: test
  12   ; CHECK: bb.0:
  13   ; CHECK-NEXT:   successors: %bb.1(0x80000000)
  14   ; CHECK-NEXT:   liveins: $sgpr4_sgpr5
  15   ; CHECK-NEXT: {{  $}}
  16   ; CHECK-NEXT:   [[COPY:%[0-9]+]]:sgpr_64(p4) = COPY $sgpr4_sgpr5
  17   ; CHECK-NEXT:   [[S_LOAD_DWORD_IMM:%[0-9]+]]:sreg_32_xm0_xexec = S_LOAD_DWORD_IMM [[COPY]](p4), 0, 0 :: (dereferenceable invariant load (s32), align 16, addrspace 4)
  18   ; CHECK-NEXT:   S_BITCMP1_B32 killed [[S_LOAD_DWORD_IMM]], 0, implicit-def $scc
  19   ; CHECK-NEXT:   [[S_MOV_B32_:%[0-9]+]]:sgpr_32 = S_MOV_B32 0
  20   ; CHECK-NEXT:   [[S_CSELECT_B64_:%[0-9]+]]:sreg_64_xexec = S_CSELECT_B64 -1, 0, implicit $scc
  21   ; CHECK-NEXT:   [[V_MOV_B32_e32_:%[0-9]+]]:vgpr_32 = V_MOV_B32_e32 0, implicit $exec
  22   ; CHECK-NEXT:   [[COPY1:%[0-9]+]]:agpr_32 = COPY [[V_MOV_B32_e32_]]
  23   ; CHECK-NEXT:   [[DEF:%[0-9]+]]:sreg_32 = IMPLICIT_DEF
  24   ; CHECK-NEXT:   [[V_CNDMASK_B32_e64_:%[0-9]+]]:vgpr_32 = V_CNDMASK_B32_e64 0, 0, 0, 1, [[S_CSELECT_B64_]], implicit $exec
  25   ; CHECK-NEXT:   [[V_CMP_NE_U32_e64_:%[0-9]+]]:sreg_64_xexec = V_CMP_NE_U32_e64 [[V_CNDMASK_B32_e64_]], 1, implicit $exec
  26   ; CHECK-NEXT: {{  $}}
  27   ; CHECK-NEXT: bb.1:
  28   ; CHECK-NEXT:   successors: %bb.2(0x40000000), %bb.3(0x40000000)
  29   ; CHECK-NEXT: {{  $}}
  30   ; CHECK-NEXT:   [[PHI:%[0-9]+]]:agpr_32 = PHI [[COPY1]], %bb.0, %24, %bb.3
  31   ; CHECK-NEXT:   [[PHI1:%[0-9]+]]:sreg_32 = PHI [[S_MOV_B32_]], %bb.0, %11, %bb.3
  32   ; CHECK-NEXT:   [[COPY2:%[0-9]+]]:vgpr_32 = COPY [[PHI]]
  33   ; CHECK-NEXT:   [[COPY3:%[0-9]+]]:agpr_32 = COPY [[PHI]]
  34   ; CHECK-NEXT:   [[S_MOV_B64_:%[0-9]+]]:sreg_64 = S_MOV_B64 -1
  35   ; CHECK-NEXT:   $vcc = S_AND_B64 $exec, [[V_CMP_NE_U32_e64_]], implicit-def $scc
  36   ; CHECK-NEXT:   S_CBRANCH_VCCNZ %bb.3, implicit $vcc
  37   ; CHECK-NEXT:   S_BRANCH %bb.2
  38   ; CHECK-NEXT: {{  $}}
  39   ; CHECK-NEXT: bb.2:
  40   ; CHECK-NEXT:   successors: %bb.3(0x80000000)
  41   ; CHECK-NEXT: {{  $}}
  42   ; CHECK-NEXT:   [[S_OR_B32_:%[0-9]+]]:sreg_32 = S_OR_B32 [[PHI1]], 1, implicit-def dead $scc
  43   ; CHECK-NEXT:   [[S_ASHR_I32_:%[0-9]+]]:sreg_32 = S_ASHR_I32 [[PHI1]], 31, implicit-def dead $scc
  44   ; CHECK-NEXT:   [[S_AND_B32_:%[0-9]+]]:sreg_32 = S_AND_B32 killed [[S_ASHR_I32_]], killed [[S_OR_B32_]], implicit-def dead $scc
  45   ; CHECK-NEXT:   [[REG_SEQUENCE:%[0-9]+]]:vreg_128_align2 = REG_SEQUENCE [[COPY2]], %subreg.sub0, [[V_MOV_B32_e32_]], %subreg.sub1, [[V_MOV_B32_e32_]], %subreg.sub2, [[V_MOV_B32_e32_]], %subreg.sub3
  46   ; CHECK-NEXT:   [[REG_SEQUENCE1:%[0-9]+]]:sreg_64 = REG_SEQUENCE [[S_MOV_B32_]], %subreg.sub0, [[S_MOV_B32_]], %subreg.sub1
  47   ; CHECK-NEXT:   [[COPY4:%[0-9]+]]:vreg_64_align2 = COPY [[REG_SEQUENCE1]]
  48   ; CHECK-NEXT:   [[COPY5:%[0-9]+]]:areg_128_align2 = COPY [[REG_SEQUENCE]]
  49   ; CHECK-NEXT:   [[V_MFMA_F32_16X16X16F16_e64_:%[0-9]+]]:areg_128_align2 = V_MFMA_F32_16X16X16F16_e64 [[COPY4]], [[COPY4]], killed [[COPY5]], 0, 0, 0, implicit $mode, implicit $exec
  50   ; CHECK-NEXT:   [[S_MOV_B64_1:%[0-9]+]]:sreg_64 = S_MOV_B64 0
  51   ; CHECK-NEXT: {{  $}}
  52   ; CHECK-NEXT: bb.3:
  53   ; CHECK-NEXT:   successors: %bb.4(0x40000000), %bb.1(0x40000000)
  54   ; CHECK-NEXT: {{  $}}
  55   ; CHECK-NEXT:   [[PHI2:%[0-9]+]]:sreg_32 = PHI [[DEF]], %bb.1, [[S_AND_B32_]], %bb.2
  56   ; CHECK-NEXT:   [[PHI3:%[0-9]+]]:agpr_32 = PHI [[COPY3]], %bb.1, [[V_MFMA_F32_16X16X16F16_e64_]].sub0, %bb.2
  57   ; CHECK-NEXT:   [[PHI4:%[0-9]+]]:sreg_64_xexec = PHI [[S_MOV_B64_]], %bb.1, [[S_MOV_B64_1]], %bb.2
  58   ; CHECK-NEXT:   [[V_CNDMASK_B32_e64_1:%[0-9]+]]:vgpr_32 = V_CNDMASK_B32_e64 0, 0, 0, 1, [[PHI4]], implicit $exec
  59   ; CHECK-NEXT:   [[V_CMP_NE_U32_e64_1:%[0-9]+]]:sreg_64_xexec = V_CMP_NE_U32_e64 [[V_CNDMASK_B32_e64_1]], 1, implicit $exec
  60   ; CHECK-NEXT:   $vcc = S_AND_B64 $exec, [[V_CMP_NE_U32_e64_1]], implicit-def $scc
  61   ; CHECK-NEXT:   S_CBRANCH_VCCNZ %bb.1, implicit $vcc
  62   ; CHECK-NEXT:   S_BRANCH %bb.4
  63   ; CHECK-NEXT: {{  $}}
  64   ; CHECK-NEXT: bb.4:
  65   ; CHECK-NEXT:   successors: %bb.5(0x80000000)
  66   ; CHECK-NEXT: {{  $}}
  67   ; CHECK-NEXT: bb.5:
  68   ; CHECK-NEXT:   S_ENDPGM 0
  69   ;
  70   ; COALESCE-LABEL: name: test
  71   ; COALESCE: bb.0:
  72   ; COALESCE-NEXT:   successors: %bb.1(0x80000000)
  73   ; COALESCE-NEXT:   liveins: $sgpr4_sgpr5
  74   ; COALESCE-NEXT: {{  $}}
  75   ; COALESCE-NEXT:   [[COPY:%[0-9]+]]:sgpr_64(p4) = COPY $sgpr4_sgpr5
  76   ; COALESCE-NEXT:   [[S_LOAD_DWORD_IMM:%[0-9]+]]:sreg_32_xm0_xexec = S_LOAD_DWORD_IMM [[COPY]](p4), 0, 0 :: (dereferenceable invariant load (s32), align 16, addrspace 4)
  77   ; COALESCE-NEXT:   S_BITCMP1_B32 [[S_LOAD_DWORD_IMM]], 0, implicit-def $scc
  78   ; COALESCE-NEXT:   undef [[S_MOV_B32_:%[0-9]+]].sub0:sgpr_64 = S_MOV_B32 0
  79   ; COALESCE-NEXT:   [[S_CSELECT_B64_:%[0-9]+]]:sreg_64_xexec = S_CSELECT_B64 -1, 0, implicit killed $scc
  80   ; COALESCE-NEXT:   undef [[V_MOV_B32_e32_:%[0-9]+]].sub1:vreg_128_align2 = V_MOV_B32_e32 0, implicit $exec
  81   ; COALESCE-NEXT:   undef [[V_ACCVGPR_WRITE_B32_e64_:%[0-9]+]].sub0:areg_128_align2 = V_ACCVGPR_WRITE_B32_e64 0, implicit $exec
  82   ; COALESCE-NEXT:   [[V_CNDMASK_B32_e64_:%[0-9]+]]:vgpr_32 = V_CNDMASK_B32_e64 0, 0, 0, 1, [[S_CSELECT_B64_]], implicit $exec
  83   ; COALESCE-NEXT:   [[V_CMP_NE_U32_e64_:%[0-9]+]]:sreg_64_xexec = V_CMP_NE_U32_e64 1, [[V_CNDMASK_B32_e64_]], implicit $exec
  84   ; COALESCE-NEXT:   [[S_MOV_B32_1:%[0-9]+]]:sreg_32 = S_MOV_B32 0
  85   ; COALESCE-NEXT: {{  $}}
  86   ; COALESCE-NEXT: bb.1:
  87   ; COALESCE-NEXT:   successors: %bb.2(0x40000000), %bb.3(0x40000000)
  88   ; COALESCE-NEXT: {{  $}}
  89   ; COALESCE-NEXT:   [[V_MOV_B32_e32_:%[0-9]+]].sub0:vreg_128_align2 = COPY [[V_ACCVGPR_WRITE_B32_e64_]].sub0
  90   ; COALESCE-NEXT:   [[S_MOV_B64_:%[0-9]+]]:sreg_64_xexec = S_MOV_B64 -1
  91   ; COALESCE-NEXT:   $vcc = S_AND_B64 $exec, [[V_CMP_NE_U32_e64_]], implicit-def dead $scc
  92   ; COALESCE-NEXT:   S_CBRANCH_VCCNZ %bb.3, implicit killed $vcc
  93   ; COALESCE-NEXT:   S_BRANCH %bb.2
  94   ; COALESCE-NEXT: {{  $}}
  95   ; COALESCE-NEXT: bb.2:
  96   ; COALESCE-NEXT:   successors: %bb.3(0x80000000)
  97   ; COALESCE-NEXT: {{  $}}
  98   ; COALESCE-NEXT:   [[S_OR_B32_:%[0-9]+]]:sreg_32 = S_OR_B32 [[S_MOV_B32_1]], 1, implicit-def dead $scc
  99   ; COALESCE-NEXT:   [[S_ASHR_I32_:%[0-9]+]]:sreg_32 = S_ASHR_I32 [[S_MOV_B32_1]], 31, implicit-def dead $scc
 100   ; COALESCE-NEXT:   [[S_MOV_B32_1:%[0-9]+]]:sreg_32 = S_AND_B32 [[S_ASHR_I32_]], [[S_OR_B32_]], implicit-def dead $scc
 101   ; COALESCE-NEXT:   [[V_MOV_B32_e32_:%[0-9]+]].sub2:vreg_128_align2 = COPY [[V_MOV_B32_e32_]].sub1
 102   ; COALESCE-NEXT:   [[V_MOV_B32_e32_:%[0-9]+]].sub3:vreg_128_align2 = COPY [[V_MOV_B32_e32_]].sub1
 103   ; COALESCE-NEXT:   [[S_MOV_B32_:%[0-9]+]].sub1:sgpr_64 = COPY [[S_MOV_B32_]].sub0
 104   ; COALESCE-NEXT:   [[COPY1:%[0-9]+]]:vreg_64_align2 = COPY [[S_MOV_B32_]]
 105   ; COALESCE-NEXT:   [[COPY2:%[0-9]+]]:areg_128_align2 = COPY [[V_MOV_B32_e32_]]
 106   ; COALESCE-NEXT:   [[V_ACCVGPR_WRITE_B32_e64_:%[0-9]+]]:areg_128_align2 = V_MFMA_F32_16X16X16F16_e64 [[COPY1]], [[COPY1]], [[COPY2]], 0, 0, 0, implicit $mode, implicit $exec
 107   ; COALESCE-NEXT:   [[S_MOV_B64_:%[0-9]+]]:sreg_64_xexec = S_MOV_B64 0
 108   ; COALESCE-NEXT: {{  $}}
 109   ; COALESCE-NEXT: bb.3:
 110   ; COALESCE-NEXT:   successors: %bb.4(0x40000000), %bb.1(0x40000000)
 111   ; COALESCE-NEXT: {{  $}}
 112   ; COALESCE-NEXT:   [[V_CNDMASK_B32_e64_1:%[0-9]+]]:vgpr_32 = V_CNDMASK_B32_e64 0, 0, 0, 1, [[S_MOV_B64_]], implicit $exec
 113   ; COALESCE-NEXT:   [[V_CMP_NE_U32_e64_1:%[0-9]+]]:sreg_64_xexec = V_CMP_NE_U32_e64 1, [[V_CNDMASK_B32_e64_1]], implicit $exec
 114   ; COALESCE-NEXT:   $vcc = S_AND_B64 $exec, [[V_CMP_NE_U32_e64_1]], implicit-def dead $scc
 115   ; COALESCE-NEXT:   S_CBRANCH_VCCNZ %bb.1, implicit killed $vcc
 116   ; COALESCE-NEXT:   S_BRANCH %bb.4
 117   ; COALESCE-NEXT: {{  $}}
 118   ; COALESCE-NEXT: bb.4:
 119   ; COALESCE-NEXT:   successors: %bb.5(0x80000000)
 120   ; COALESCE-NEXT: {{  $}}
 121   ; COALESCE-NEXT: bb.5:
 122   ; COALESCE-NEXT:   S_ENDPGM 0
 123   ;
 124   ; GFX908-COALESCE-LABEL: name: test
 125   ; GFX908-COALESCE: bb.0:
 126   ; GFX908-COALESCE-NEXT:   successors: %bb.1(0x80000000)
 127   ; GFX908-COALESCE-NEXT:   liveins: $sgpr4_sgpr5
 128   ; GFX908-COALESCE-NEXT: {{  $}}
 129   ; GFX908-COALESCE-NEXT:   [[COPY:%[0-9]+]]:sgpr_64(p4) = COPY $sgpr4_sgpr5
 130   ; GFX908-COALESCE-NEXT:   [[S_LOAD_DWORD_IMM:%[0-9]+]]:sreg_32_xm0_xexec = S_LOAD_DWORD_IMM [[COPY]](p4), 0, 0 :: (dereferenceable invariant load (s32), align 16, addrspace 4)
 131   ; GFX908-COALESCE-NEXT:   S_BITCMP1_B32 [[S_LOAD_DWORD_IMM]], 0, implicit-def $scc
 132   ; GFX908-COALESCE-NEXT:   undef [[S_MOV_B32_:%[0-9]+]].sub0:sgpr_64 = S_MOV_B32 0
 133   ; GFX908-COALESCE-NEXT:   [[S_CSELECT_B64_:%[0-9]+]]:sreg_64_xexec = S_CSELECT_B64 -1, 0, implicit killed $scc
 134   ; GFX908-COALESCE-NEXT:   undef [[V_MOV_B32_e32_:%[0-9]+]].sub1:vreg_128_align2 = V_MOV_B32_e32 0, implicit $exec
 135   ; GFX908-COALESCE-NEXT:   undef [[V_ACCVGPR_WRITE_B32_e64_:%[0-9]+]].sub0:areg_128_align2 = V_ACCVGPR_WRITE_B32_e64 0, implicit $exec
 136   ; GFX908-COALESCE-NEXT:   [[V_CNDMASK_B32_e64_:%[0-9]+]]:vgpr_32 = V_CNDMASK_B32_e64 0, 0, 0, 1, [[S_CSELECT_B64_]], implicit $exec
 137   ; GFX908-COALESCE-NEXT:   [[V_CMP_NE_U32_e64_:%[0-9]+]]:sreg_64_xexec = V_CMP_NE_U32_e64 1, [[V_CNDMASK_B32_e64_]], implicit $exec
 138   ; GFX908-COALESCE-NEXT:   [[S_MOV_B32_1:%[0-9]+]]:sreg_32 = S_MOV_B32 0
 139   ; GFX908-COALESCE-NEXT: {{  $}}
 140   ; GFX908-COALESCE-NEXT: bb.1:
 141   ; GFX908-COALESCE-NEXT:   successors: %bb.2(0x40000000), %bb.3(0x40000000)
 142   ; GFX908-COALESCE-NEXT: {{  $}}
 143   ; GFX908-COALESCE-NEXT:   [[V_MOV_B32_e32_:%[0-9]+]].sub0:vreg_128_align2 = COPY [[V_ACCVGPR_WRITE_B32_e64_]].sub0
 144   ; GFX908-COALESCE-NEXT:   [[S_MOV_B64_:%[0-9]+]]:sreg_64_xexec = S_MOV_B64 -1
 145   ; GFX908-COALESCE-NEXT:   $vcc = S_AND_B64 $exec, [[V_CMP_NE_U32_e64_]], implicit-def dead $scc
 146   ; GFX908-COALESCE-NEXT:   S_CBRANCH_VCCNZ %bb.3, implicit killed $vcc
 147   ; GFX908-COALESCE-NEXT:   S_BRANCH %bb.2
 148   ; GFX908-COALESCE-NEXT: {{  $}}
 149   ; GFX908-COALESCE-NEXT: bb.2:
 150   ; GFX908-COALESCE-NEXT:   successors: %bb.3(0x80000000)
 151   ; GFX908-COALESCE-NEXT: {{  $}}
 152   ; GFX908-COALESCE-NEXT:   [[S_OR_B32_:%[0-9]+]]:sreg_32 = S_OR_B32 [[S_MOV_B32_1]], 1, implicit-def dead $scc
 153   ; GFX908-COALESCE-NEXT:   [[S_ASHR_I32_:%[0-9]+]]:sreg_32 = S_ASHR_I32 [[S_MOV_B32_1]], 31, implicit-def dead $scc
 154   ; GFX908-COALESCE-NEXT:   [[S_MOV_B32_1:%[0-9]+]]:sreg_32 = S_AND_B32 [[S_ASHR_I32_]], [[S_OR_B32_]], implicit-def dead $scc
 155   ; GFX908-COALESCE-NEXT:   [[V_MOV_B32_e32_:%[0-9]+]].sub2:vreg_128_align2 = COPY [[V_MOV_B32_e32_]].sub1
 156   ; GFX908-COALESCE-NEXT:   [[V_MOV_B32_e32_:%[0-9]+]].sub3:vreg_128_align2 = COPY [[V_MOV_B32_e32_]].sub1
 157   ; GFX908-COALESCE-NEXT:   [[S_MOV_B32_:%[0-9]+]].sub1:sgpr_64 = COPY [[S_MOV_B32_]].sub0
 158   ; GFX908-COALESCE-NEXT:   [[COPY1:%[0-9]+]]:vreg_64_align2 = COPY [[S_MOV_B32_]]
 159   ; GFX908-COALESCE-NEXT:   [[COPY2:%[0-9]+]]:areg_128_align2 = COPY [[V_MOV_B32_e32_]]
 160   ; GFX908-COALESCE-NEXT:   [[V_ACCVGPR_WRITE_B32_e64_:%[0-9]+]]:areg_128_align2 = V_MFMA_F32_16X16X16F16_e64 [[COPY1]], [[COPY1]], [[COPY2]], 0, 0, 0, implicit $mode, implicit $exec
 161   ; GFX908-COALESCE-NEXT:   [[S_MOV_B64_:%[0-9]+]]:sreg_64_xexec = S_MOV_B64 0
 162   ; GFX908-COALESCE-NEXT: {{  $}}
 163   ; GFX908-COALESCE-NEXT: bb.3:
 164   ; GFX908-COALESCE-NEXT:   successors: %bb.4(0x40000000), %bb.1(0x40000000)
 165   ; GFX908-COALESCE-NEXT: {{  $}}
 166   ; GFX908-COALESCE-NEXT:   [[V_CNDMASK_B32_e64_1:%[0-9]+]]:vgpr_32 = V_CNDMASK_B32_e64 0, 0, 0, 1, [[S_MOV_B64_]], implicit $exec
 167   ; GFX908-COALESCE-NEXT:   [[V_CMP_NE_U32_e64_1:%[0-9]+]]:sreg_64_xexec = V_CMP_NE_U32_e64 1, [[V_CNDMASK_B32_e64_1]], implicit $exec
 168   ; GFX908-COALESCE-NEXT:   $vcc = S_AND_B64 $exec, [[V_CMP_NE_U32_e64_1]], implicit-def dead $scc
 169   ; GFX908-COALESCE-NEXT:   S_CBRANCH_VCCNZ %bb.1, implicit killed $vcc
 170   ; GFX908-COALESCE-NEXT:   S_BRANCH %bb.4
 171   ; GFX908-COALESCE-NEXT: {{  $}}
 172   ; GFX908-COALESCE-NEXT: bb.4:
 173   ; GFX908-COALESCE-NEXT:   successors: %bb.5(0x80000000)
 174   ; GFX908-COALESCE-NEXT: {{  $}}
 175   ; GFX908-COALESCE-NEXT: bb.5:
 176   ; GFX908-COALESCE-NEXT:   S_ENDPGM 0
 177   bb.0:
 178     successors: %bb.1
 179     liveins: $sgpr4_sgpr5
 180
 181     %0:sgpr_64(p4) = COPY $sgpr4_sgpr5
 182     %1:sreg_32_xm0_xexec = S_LOAD_DWORD_IMM %0(p4), 0, 0 :: (dereferenceable invariant load (s32), align 16, addrspace 4)
 183     S_BITCMP1_B32 killed %1, 0, implicit-def $scc
 184     %2:sgpr_32 = S_MOV_B32 0
 185     %3:sreg_64_xexec = S_CSELECT_B64 -1, 0, implicit $scc
 186     %4:vgpr_32 = V_MOV_B32_e32 0, implicit $exec
 187     %5:sreg_32 = IMPLICIT_DEF
 188     %6:vgpr_32 = V_CNDMASK_B32_e64 0, 0, 0, 1, %3, implicit $exec
 189     %7:sreg_64_xexec = V_CMP_NE_U32_e64 %6, 1, implicit $exec
 190
 191   bb.1:
 192     successors: %bb.2, %bb.3
 193
 194     %8:vgpr_32 = PHI %4, %bb.0, %9, %bb.3
 195     %10:sreg_32 = PHI %2, %bb.0, %11, %bb.3
 196     %12:agpr_32 = COPY %8
 197     %13:sreg_64 = S_MOV_B64 -1
 198     $vcc = S_AND_B64 $exec, %7, implicit-def $scc
 199     S_CBRANCH_VCCNZ %bb.3, implicit $vcc
 200     S_BRANCH %bb.2
 201
 202   bb.2:
 203     successors: %bb.3
 204
 205     %14:sreg_32 = S_OR_B32 %10, 1, implicit-def dead $scc
 206     %15:sreg_32 = S_ASHR_I32 %10, 31, implicit-def dead $scc
 207     %16:sreg_32 = S_AND_B32 killed %15, killed %14, implicit-def dead $scc
 208     %17:vreg_128_align2 = REG_SEQUENCE %8, %subreg.sub0, %4, %subreg.sub1, %4, %subreg.sub2, %4, %subreg.sub3
 209     %18:sreg_64 = REG_SEQUENCE %2, %subreg.sub0, %2, %subreg.sub1
 210     %19:vreg_64_align2 = COPY %18
 211     %20:areg_128_align2 = COPY %17
 212     %21:areg_128_align2 = V_MFMA_F32_16X16X16F16_e64 %19, %19, killed %20, 0, 0, 0, implicit $mode, implicit $exec
 213     %22:vgpr_32 = COPY %21.sub0
 214     %23:sreg_64 = S_MOV_B64 0
 215
 216   bb.3:
 217     successors: %bb.4, %bb.1
 218
 219     %11:sreg_32 = PHI %5, %bb.1, %16, %bb.2
 220     %24:agpr_32 = PHI %12, %bb.1, %21.sub0, %bb.2
 221     %25:sreg_64_xexec = PHI %13, %bb.1, %23, %bb.2
 222     %9:vgpr_32 = COPY %24
 223     %26:vgpr_32 = V_CNDMASK_B32_e64 0, 0, 0, 1, %25, implicit $exec
 224     %27:sreg_64_xexec = V_CMP_NE_U32_e64 %26, 1, implicit $exec
 225     $vcc = S_AND_B64 $exec, %27, implicit-def $scc
 226     S_CBRANCH_VCCNZ %bb.1, implicit $vcc
 227     S_BRANCH %bb.4
 228
 229   bb.4:
 230     successors: %bb.5
 231
 232   bb.5:
 233     S_ENDPGM 0
 234
 235 ...