llvm/test/CodeGen/AMDGPU/si-pre-allocate-wwm-regs.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py UTC_ARGS: --version 5
   2 # RUN: llc -mtriple=amdgcn -mcpu=tahiti -verify-machineinstrs -run-pass=si-pre-allocate-wwm-regs -o - %s  | FileCheck %s
   3 # RUN: llc -mtriple=amdgcn -mcpu=tahiti -verify-machineinstrs -amdgpu-prealloc-sgpr-spill-vgprs -run-pass=si-pre-allocate-wwm-regs -o - %s | FileCheck %s --check-prefix=CHECK2
   4
   5 # RUN: llc -mtriple=amdgcn -passes=si-pre-allocate-wwm-regs -o - -mcpu=tahiti %s  | FileCheck %s
   6 # RUN: llc -mtriple=amdgcn -verify-machineinstrs -amdgpu-prealloc-sgpr-spill-vgprs -passes=si-pre-allocate-wwm-regs -o - -mcpu=tahiti %s | FileCheck %s --check-prefix=CHECK2
   7
   8 # COM: auto-generated updates might remove checks for MachineFunctionInfo reserved registers.
   9
  10 ---
  11
  12 name: pre_allocate_wwm_regs_strict
  13 tracksRegLiveness: true
  14 body: |
  15   bb.0:
  16     liveins: $sgpr1
  17     ; CHECK-LABEL: name: pre_allocate_wwm_regs_strict
  18     ; CHECK: wwmReservedRegs:
  19     ; CHECK-NEXT: - '$vgpr0'
  20     ; CHECK: liveins: $sgpr1
  21     ; CHECK-NEXT: {{  $}}
  22     ; CHECK-NEXT: [[DEF:%[0-9]+]]:vgpr_32 = IMPLICIT_DEF
  23     ; CHECK-NEXT: renamable $sgpr4_sgpr5 = ENTER_STRICT_WWM -1, implicit-def $exec, implicit-def $scc, implicit $exec
  24     ; CHECK-NEXT: $vgpr0 = V_MOV_B32_e32 0, implicit $exec
  25     ; CHECK-NEXT: dead $vgpr0 = V_MOV_B32_dpp $vgpr0, [[DEF]], 323, 12, 15, 0, implicit $exec
  26     ; CHECK-NEXT: $exec = EXIT_STRICT_WWM killed renamable $sgpr4_sgpr5
  27     ; CHECK-NEXT: dead [[COPY:%[0-9]+]]:vgpr_32 = COPY [[DEF]]
  28     ;
  29     ; CHECK2-LABEL: name: pre_allocate_wwm_regs_strict
  30     ; CHECK2: liveins: $sgpr1
  31     ; CHECK2-NEXT: {{  $}}
  32     ; CHECK2-NEXT: [[DEF:%[0-9]+]]:vgpr_32 = IMPLICIT_DEF
  33     ; CHECK2-NEXT: renamable $sgpr4_sgpr5 = ENTER_STRICT_WWM -1, implicit-def $exec, implicit-def $scc, implicit $exec
  34     ; CHECK2-NEXT: $vgpr0 = V_MOV_B32_e32 0, implicit $exec
  35     ; CHECK2-NEXT: dead $vgpr0 = V_MOV_B32_dpp $vgpr0, [[DEF]], 323, 12, 15, 0, implicit $exec
  36     ; CHECK2-NEXT: $exec = EXIT_STRICT_WWM killed renamable $sgpr4_sgpr5
  37     ; CHECK2-NEXT: dead [[COPY:%[0-9]+]]:vgpr_32 = COPY [[DEF]]
  38     %0:vgpr_32 = IMPLICIT_DEF
  39     renamable $sgpr4_sgpr5 = ENTER_STRICT_WWM -1, implicit-def $exec, implicit-def $scc, implicit $exec
  40     %1:vgpr_32 = V_MOV_B32_e32 0, implicit $exec
  41     %2:vgpr_32 = V_MOV_B32_dpp %1, %0, 323, 12, 15, 0, implicit $exec
  42     $exec = EXIT_STRICT_WWM killed renamable $sgpr4_sgpr5
  43     %3:vgpr_32 = COPY %0
  44 ...
  45 ---
  46
  47 name: pre_allocate_wwm_spill_to_vgpr
  48 tracksRegLiveness: true
  49 body: |
  50   bb.0:
  51     liveins: $sgpr1
  52     ; CHECK-LABEL: name: pre_allocate_wwm_spill_to_vgpr
  53     ; CHECK: liveins: $sgpr1
  54     ; CHECK-NEXT: {{  $}}
  55     ; CHECK-NEXT: [[DEF:%[0-9]+]]:vgpr_32 = IMPLICIT_DEF
  56     ; CHECK-NEXT: dead [[SI_SPILL_S32_TO_VGPR:%[0-9]+]]:vgpr_32 = SI_SPILL_S32_TO_VGPR $sgpr1, 0, [[DEF]]
  57     ; CHECK-NEXT: dead [[COPY:%[0-9]+]]:vgpr_32 = COPY [[DEF]]
  58     ;
  59     ; CHECK2-LABEL: name: pre_allocate_wwm_spill_to_vgpr
  60     ; CHECK2: wwmReservedRegs:
  61     ; CHECK2-NEXT: - '$vgpr0'
  62     ; CHECK2: liveins: $sgpr1
  63     ; CHECK2-NEXT: {{  $}}
  64     ; CHECK2-NEXT: [[DEF:%[0-9]+]]:vgpr_32 = IMPLICIT_DEF
  65     ; CHECK2-NEXT: dead $vgpr0 = SI_SPILL_S32_TO_VGPR $sgpr1, 0, [[DEF]]
  66     ; CHECK2-NEXT: dead [[COPY:%[0-9]+]]:vgpr_32 = COPY [[DEF]]
  67     %0:vgpr_32 = IMPLICIT_DEF
  68     %1:vgpr_32 = SI_SPILL_S32_TO_VGPR $sgpr1, 0, %0
  69     %2:vgpr_32 = COPY %0
  70 ...