test/CodeGen/ARM/vadd.ll

   1 ; RUN: llc < %s -march=arm -mattr=+neon | FileCheck %s
   2
   3 define <8 x i8> @vaddi8(<8 x i8>* %A, <8 x i8>* %B) nounwind {
   4 ;CHECK: vaddi8:
   5 ;CHECK: vadd.i8
   6         %tmp1 = load <8 x i8>* %A
   7         %tmp2 = load <8 x i8>* %B
   8         %tmp3 = add <8 x i8> %tmp1, %tmp2
   9         ret <8 x i8> %tmp3
  10 }
  11
  12 define <4 x i16> @vaddi16(<4 x i16>* %A, <4 x i16>* %B) nounwind {
  13 ;CHECK: vaddi16:
  14 ;CHECK: vadd.i16
  15         %tmp1 = load <4 x i16>* %A
  16         %tmp2 = load <4 x i16>* %B
  17         %tmp3 = add <4 x i16> %tmp1, %tmp2
  18         ret <4 x i16> %tmp3
  19 }
  20
  21 define <2 x i32> @vaddi32(<2 x i32>* %A, <2 x i32>* %B) nounwind {
  22 ;CHECK: vaddi32:
  23 ;CHECK: vadd.i32
  24         %tmp1 = load <2 x i32>* %A
  25         %tmp2 = load <2 x i32>* %B
  26         %tmp3 = add <2 x i32> %tmp1, %tmp2
  27         ret <2 x i32> %tmp3
  28 }
  29
  30 define <1 x i64> @vaddi64(<1 x i64>* %A, <1 x i64>* %B) nounwind {
  31 ;CHECK: vaddi64:
  32 ;CHECK: vadd.i64
  33         %tmp1 = load <1 x i64>* %A
  34         %tmp2 = load <1 x i64>* %B
  35         %tmp3 = add <1 x i64> %tmp1, %tmp2
  36         ret <1 x i64> %tmp3
  37 }
  38
  39 define <2 x float> @vaddf32(<2 x float>* %A, <2 x float>* %B) nounwind {
  40 ;CHECK: vaddf32:
  41 ;CHECK: vadd.f32
  42         %tmp1 = load <2 x float>* %A
  43         %tmp2 = load <2 x float>* %B
  44         %tmp3 = add <2 x float> %tmp1, %tmp2
  45         ret <2 x float> %tmp3
  46 }
  47
  48 define <16 x i8> @vaddQi8(<16 x i8>* %A, <16 x i8>* %B) nounwind {
  49 ;CHECK: vaddQi8:
  50 ;CHECK: vadd.i8
  51         %tmp1 = load <16 x i8>* %A
  52         %tmp2 = load <16 x i8>* %B
  53         %tmp3 = add <16 x i8> %tmp1, %tmp2
  54         ret <16 x i8> %tmp3
  55 }
  56
  57 define <8 x i16> @vaddQi16(<8 x i16>* %A, <8 x i16>* %B) nounwind {
  58 ;CHECK: vaddQi16:
  59 ;CHECK: vadd.i16
  60         %tmp1 = load <8 x i16>* %A
  61         %tmp2 = load <8 x i16>* %B
  62         %tmp3 = add <8 x i16> %tmp1, %tmp2
  63         ret <8 x i16> %tmp3
  64 }
  65
  66 define <4 x i32> @vaddQi32(<4 x i32>* %A, <4 x i32>* %B) nounwind {
  67 ;CHECK: vaddQi32:
  68 ;CHECK: vadd.i32
  69         %tmp1 = load <4 x i32>* %A
  70         %tmp2 = load <4 x i32>* %B
  71         %tmp3 = add <4 x i32> %tmp1, %tmp2
  72         ret <4 x i32> %tmp3
  73 }
  74
  75 define <2 x i64> @vaddQi64(<2 x i64>* %A, <2 x i64>* %B) nounwind {
  76 ;CHECK: vaddQi64:
  77 ;CHECK: vadd.i64
  78         %tmp1 = load <2 x i64>* %A
  79         %tmp2 = load <2 x i64>* %B
  80         %tmp3 = add <2 x i64> %tmp1, %tmp2
  81         ret <2 x i64> %tmp3
  82 }
  83
  84 define <4 x float> @vaddQf32(<4 x float>* %A, <4 x float>* %B) nounwind {
  85 ;CHECK: vaddQf32:
  86 ;CHECK: vadd.f32
  87         %tmp1 = load <4 x float>* %A
  88         %tmp2 = load <4 x float>* %B
  89         %tmp3 = add <4 x float> %tmp1, %tmp2
  90         ret <4 x float> %tmp3
  91 }