test/CodeGen/ARM/vmin.ll

   1 ; RUN: llc < %s -march=arm -mattr=+neon > %t
   2 ; RUN: grep {vmin\\.s8} %t | count 2
   3 ; RUN: grep {vmin\\.s16} %t | count 2
   4 ; RUN: grep {vmin\\.s32} %t | count 2
   5 ; RUN: grep {vmin\\.u8} %t | count 2
   6 ; RUN: grep {vmin\\.u16} %t | count 2
   7 ; RUN: grep {vmin\\.u32} %t | count 2
   8 ; RUN: grep {vmin\\.f32} %t | count 2
   9
  10 define <8 x i8> @vmins8(<8 x i8>* %A, <8 x i8>* %B) nounwind {
  11         %tmp1 = load <8 x i8>* %A
  12         %tmp2 = load <8 x i8>* %B
  13         %tmp3 = call <8 x i8> @llvm.arm.neon.vmins.v8i8(<8 x i8> %tmp1, <8 x i8> %tmp2)
  14         ret <8 x i8> %tmp3
  15 }
  16
  17 define <4 x i16> @vmins16(<4 x i16>* %A, <4 x i16>* %B) nounwind {
  18         %tmp1 = load <4 x i16>* %A
  19         %tmp2 = load <4 x i16>* %B
  20         %tmp3 = call <4 x i16> @llvm.arm.neon.vmins.v4i16(<4 x i16> %tmp1, <4 x i16> %tmp2)
  21         ret <4 x i16> %tmp3
  22 }
  23
  24 define <2 x i32> @vmins32(<2 x i32>* %A, <2 x i32>* %B) nounwind {
  25         %tmp1 = load <2 x i32>* %A
  26         %tmp2 = load <2 x i32>* %B
  27         %tmp3 = call <2 x i32> @llvm.arm.neon.vmins.v2i32(<2 x i32> %tmp1, <2 x i32> %tmp2)
  28         ret <2 x i32> %tmp3
  29 }
  30
  31 define <8 x i8> @vminu8(<8 x i8>* %A, <8 x i8>* %B) nounwind {
  32         %tmp1 = load <8 x i8>* %A
  33         %tmp2 = load <8 x i8>* %B
  34         %tmp3 = call <8 x i8> @llvm.arm.neon.vminu.v8i8(<8 x i8> %tmp1, <8 x i8> %tmp2)
  35         ret <8 x i8> %tmp3
  36 }
  37
  38 define <4 x i16> @vminu16(<4 x i16>* %A, <4 x i16>* %B) nounwind {
  39         %tmp1 = load <4 x i16>* %A
  40         %tmp2 = load <4 x i16>* %B
  41         %tmp3 = call <4 x i16> @llvm.arm.neon.vminu.v4i16(<4 x i16> %tmp1, <4 x i16> %tmp2)
  42         ret <4 x i16> %tmp3
  43 }
  44
  45 define <2 x i32> @vminu32(<2 x i32>* %A, <2 x i32>* %B) nounwind {
  46         %tmp1 = load <2 x i32>* %A
  47         %tmp2 = load <2 x i32>* %B
  48         %tmp3 = call <2 x i32> @llvm.arm.neon.vminu.v2i32(<2 x i32> %tmp1, <2 x i32> %tmp2)
  49         ret <2 x i32> %tmp3
  50 }
  51
  52 define <2 x float> @vminf32(<2 x float>* %A, <2 x float>* %B) nounwind {
  53         %tmp1 = load <2 x float>* %A
  54         %tmp2 = load <2 x float>* %B
  55         %tmp3 = call <2 x float> @llvm.arm.neon.vmins.v2f32(<2 x float> %tmp1, <2 x float> %tmp2)
  56         ret <2 x float> %tmp3
  57 }
  58
  59 define <16 x i8> @vminQs8(<16 x i8>* %A, <16 x i8>* %B) nounwind {
  60         %tmp1 = load <16 x i8>* %A
  61         %tmp2 = load <16 x i8>* %B
  62         %tmp3 = call <16 x i8> @llvm.arm.neon.vmins.v16i8(<16 x i8> %tmp1, <16 x i8> %tmp2)
  63         ret <16 x i8> %tmp3
  64 }
  65
  66 define <8 x i16> @vminQs16(<8 x i16>* %A, <8 x i16>* %B) nounwind {
  67         %tmp1 = load <8 x i16>* %A
  68         %tmp2 = load <8 x i16>* %B
  69         %tmp3 = call <8 x i16> @llvm.arm.neon.vmins.v8i16(<8 x i16> %tmp1, <8 x i16> %tmp2)
  70         ret <8 x i16> %tmp3
  71 }
  72
  73 define <4 x i32> @vminQs32(<4 x i32>* %A, <4 x i32>* %B) nounwind {
  74         %tmp1 = load <4 x i32>* %A
  75         %tmp2 = load <4 x i32>* %B
  76         %tmp3 = call <4 x i32> @llvm.arm.neon.vmins.v4i32(<4 x i32> %tmp1, <4 x i32> %tmp2)
  77         ret <4 x i32> %tmp3
  78 }
  79
  80 define <16 x i8> @vminQu8(<16 x i8>* %A, <16 x i8>* %B) nounwind {
  81         %tmp1 = load <16 x i8>* %A
  82         %tmp2 = load <16 x i8>* %B
  83         %tmp3 = call <16 x i8> @llvm.arm.neon.vminu.v16i8(<16 x i8> %tmp1, <16 x i8> %tmp2)
  84         ret <16 x i8> %tmp3
  85 }
  86
  87 define <8 x i16> @vminQu16(<8 x i16>* %A, <8 x i16>* %B) nounwind {
  88         %tmp1 = load <8 x i16>* %A
  89         %tmp2 = load <8 x i16>* %B
  90         %tmp3 = call <8 x i16> @llvm.arm.neon.vminu.v8i16(<8 x i16> %tmp1, <8 x i16> %tmp2)
  91         ret <8 x i16> %tmp3
  92 }
  93
  94 define <4 x i32> @vminQu32(<4 x i32>* %A, <4 x i32>* %B) nounwind {
  95         %tmp1 = load <4 x i32>* %A
  96         %tmp2 = load <4 x i32>* %B
  97         %tmp3 = call <4 x i32> @llvm.arm.neon.vminu.v4i32(<4 x i32> %tmp1, <4 x i32> %tmp2)
  98         ret <4 x i32> %tmp3
  99 }
 100
 101 define <4 x float> @vminQf32(<4 x float>* %A, <4 x float>* %B) nounwind {
 102         %tmp1 = load <4 x float>* %A
 103         %tmp2 = load <4 x float>* %B
 104         %tmp3 = call <4 x float> @llvm.arm.neon.vmins.v4f32(<4 x float> %tmp1, <4 x float> %tmp2)
 105         ret <4 x float> %tmp3
 106 }
 107
 108 declare <8 x i8>  @llvm.arm.neon.vmins.v8i8(<8 x i8>, <8 x i8>) nounwind readnone
 109 declare <4 x i16> @llvm.arm.neon.vmins.v4i16(<4 x i16>, <4 x i16>) nounwind readnone
 110 declare <2 x i32> @llvm.arm.neon.vmins.v2i32(<2 x i32>, <2 x i32>) nounwind readnone
 111
 112 declare <8 x i8>  @llvm.arm.neon.vminu.v8i8(<8 x i8>, <8 x i8>) nounwind readnone
 113 declare <4 x i16> @llvm.arm.neon.vminu.v4i16(<4 x i16>, <4 x i16>) nounwind readnone
 114 declare <2 x i32> @llvm.arm.neon.vminu.v2i32(<2 x i32>, <2 x i32>) nounwind readnone
 115
 116 declare <2 x float> @llvm.arm.neon.vmins.v2f32(<2 x float>, <2 x float>) nounwind readnone
 117
 118 declare <16 x i8> @llvm.arm.neon.vmins.v16i8(<16 x i8>, <16 x i8>) nounwind readnone
 119 declare <8 x i16> @llvm.arm.neon.vmins.v8i16(<8 x i16>, <8 x i16>) nounwind readnone
 120 declare <4 x i32> @llvm.arm.neon.vmins.v4i32(<4 x i32>, <4 x i32>) nounwind readnone
 121
 122 declare <16 x i8> @llvm.arm.neon.vminu.v16i8(<16 x i8>, <16 x i8>) nounwind readnone
 123 declare <8 x i16> @llvm.arm.neon.vminu.v8i16(<8 x i16>, <8 x i16>) nounwind readnone
 124 declare <4 x i32> @llvm.arm.neon.vminu.v4i32(<4 x i32>, <4 x i32>) nounwind readnone
 125
 126 declare <4 x float> @llvm.arm.neon.vmins.v4f32(<4 x float>, <4 x float>) nounwind readnone