test/CodeGen/ARM/vuzp.ll

   1 ; RUN: llc < %s -march=arm -mattr=+neon | FileCheck %s
   2
   3 %struct.__builtin_neon_v8qi2 = type { <8 x i8>,  <8 x i8> }
   4 %struct.__builtin_neon_v4hi2 = type { <4 x i16>, <4 x i16> }
   5 %struct.__builtin_neon_v2si2 = type { <2 x i32>, <2 x i32> }
   6 %struct.__builtin_neon_v2sf2 = type { <2 x float>, <2 x float> }
   7
   8 %struct.__builtin_neon_v16qi2 = type { <16 x i8>, <16 x i8> }
   9 %struct.__builtin_neon_v8hi2  = type { <8 x i16>, <8 x i16> }
  10 %struct.__builtin_neon_v4si2  = type { <4 x i32>, <4 x i32> }
  11 %struct.__builtin_neon_v4sf2  = type { <4 x float>, <4 x float> }
  12
  13 define <8 x i8> @vuzpi8(<8 x i8>* %A, <8 x i8>* %B) nounwind {
  14 ;CHECK: vuzpi8:
  15 ;CHECK: vuzp.8
  16 ;CHECK-NEXT: vadd.i8
  17         %tmp1 = load <8 x i8>* %A
  18         %tmp2 = load <8 x i8>* %B
  19         %tmp3 = shufflevector <8 x i8> %tmp1, <8 x i8> %tmp2, <8 x i32> <i32 0, i32 2, i32 4, i32 6, i32 8, i32 10, i32 12, i32 14>
  20         %tmp4 = shufflevector <8 x i8> %tmp1, <8 x i8> %tmp2, <8 x i32> <i32 1, i32 3, i32 5, i32 7, i32 9, i32 11, i32 13, i32 15>
  21         %tmp5 = add <8 x i8> %tmp3, %tmp4
  22         ret <8 x i8> %tmp5
  23 }
  24
  25 define <4 x i16> @vuzpi16(<4 x i16>* %A, <4 x i16>* %B) nounwind {
  26 ;CHECK: vuzpi16:
  27 ;CHECK: vuzp.16
  28 ;CHECK-NEXT: vadd.i16
  29         %tmp1 = load <4 x i16>* %A
  30         %tmp2 = load <4 x i16>* %B
  31         %tmp3 = shufflevector <4 x i16> %tmp1, <4 x i16> %tmp2, <4 x i32> <i32 0, i32 2, i32 4, i32 6>
  32         %tmp4 = shufflevector <4 x i16> %tmp1, <4 x i16> %tmp2, <4 x i32> <i32 1, i32 3, i32 5, i32 7>
  33         %tmp5 = add <4 x i16> %tmp3, %tmp4
  34         ret <4 x i16> %tmp5
  35 }
  36
  37 ; VUZP.32 is equivalent to VTRN.32 for 64-bit vectors.
  38
  39 define <16 x i8> @vuzpQi8(<16 x i8>* %A, <16 x i8>* %B) nounwind {
  40 ;CHECK: vuzpQi8:
  41 ;CHECK: vuzp.8
  42 ;CHECK-NEXT: vadd.i8
  43         %tmp1 = load <16 x i8>* %A
  44         %tmp2 = load <16 x i8>* %B
  45         %tmp3 = shufflevector <16 x i8> %tmp1, <16 x i8> %tmp2, <16 x i32> <i32 0, i32 2, i32 4, i32 6, i32 8, i32 10, i32 12, i32 14, i32 16, i32 18, i32 20, i32 22, i32 24, i32 26, i32 28, i32 30>
  46         %tmp4 = shufflevector <16 x i8> %tmp1, <16 x i8> %tmp2, <16 x i32> <i32 1, i32 3, i32 5, i32 7, i32 9, i32 11, i32 13, i32 15, i32 17, i32 19, i32 21, i32 23, i32 25, i32 27, i32 29, i32 31>
  47         %tmp5 = add <16 x i8> %tmp3, %tmp4
  48         ret <16 x i8> %tmp5
  49 }
  50
  51 define <8 x i16> @vuzpQi16(<8 x i16>* %A, <8 x i16>* %B) nounwind {
  52 ;CHECK: vuzpQi16:
  53 ;CHECK: vuzp.16
  54 ;CHECK-NEXT: vadd.i16
  55         %tmp1 = load <8 x i16>* %A
  56         %tmp2 = load <8 x i16>* %B
  57         %tmp3 = shufflevector <8 x i16> %tmp1, <8 x i16> %tmp2, <8 x i32> <i32 0, i32 2, i32 4, i32 6, i32 8, i32 10, i32 12, i32 14>
  58         %tmp4 = shufflevector <8 x i16> %tmp1, <8 x i16> %tmp2, <8 x i32> <i32 1, i32 3, i32 5, i32 7, i32 9, i32 11, i32 13, i32 15>
  59         %tmp5 = add <8 x i16> %tmp3, %tmp4
  60         ret <8 x i16> %tmp5
  61 }
  62
  63 define <4 x i32> @vuzpQi32(<4 x i32>* %A, <4 x i32>* %B) nounwind {
  64 ;CHECK: vuzpQi32:
  65 ;CHECK: vuzp.32
  66 ;CHECK-NEXT: vadd.i32
  67         %tmp1 = load <4 x i32>* %A
  68         %tmp2 = load <4 x i32>* %B
  69         %tmp3 = shufflevector <4 x i32> %tmp1, <4 x i32> %tmp2, <4 x i32> <i32 0, i32 2, i32 4, i32 6>
  70         %tmp4 = shufflevector <4 x i32> %tmp1, <4 x i32> %tmp2, <4 x i32> <i32 1, i32 3, i32 5, i32 7>
  71         %tmp5 = add <4 x i32> %tmp3, %tmp4
  72         ret <4 x i32> %tmp5
  73 }
  74
  75 define <4 x float> @vuzpQf(<4 x float>* %A, <4 x float>* %B) nounwind {
  76 ;CHECK: vuzpQf:
  77 ;CHECK: vuzp.32
  78 ;CHECK-NEXT: vadd.f32
  79         %tmp1 = load <4 x float>* %A
  80         %tmp2 = load <4 x float>* %B
  81         %tmp3 = shufflevector <4 x float> %tmp1, <4 x float> %tmp2, <4 x i32> <i32 0, i32 2, i32 4, i32 6>
  82         %tmp4 = shufflevector <4 x float> %tmp1, <4 x float> %tmp2, <4 x i32> <i32 1, i32 3, i32 5, i32 7>
  83         %tmp5 = add <4 x float> %tmp3, %tmp4
  84         ret <4 x float> %tmp5
  85 }