Change tests from "opt %s" to "opt < %s" so that opt doesn't see the
[llvm/avr.git] / test / CodeGen / ARM / 2009-08-27-ScalarToVector.ll
blobbc5bfe9f60983145b894eaadb2b6b423fccba0e8
1 ; RUN: llc < %s -mattr=+neon | not grep fldmfdd
2 target datalayout = "e-p:32:32:32-i1:8:32-i8:8:32-i16:16:32-i32:32:32-i64:32:32-f32:32:32-f64:32:32-v64:64:64-v128:128:128-a0:0:32"
3 target triple = "thumbv7-elf"
5 %bar = type { float, float, float }
6 %baz = type { i32, [16 x %bar], [16 x float], [16 x i32], i8 }
7 %foo = type { <4 x float> }
8 %quux = type { i32 (...)**, %baz*, i32 }
9 %quuz = type { %quux, i32, %bar, [128 x i8], [16 x %foo], %foo, %foo, %foo }
11 define arm_apcscc void @aaaa(%quuz* %this, i8* %block) {
12 entry:
13   br i1 undef, label %bb.nph269, label %bb201
15 bb.nph269:                                        ; preds = %entry
16   br label %bb12
18 bb12:                                             ; preds = %bb194, %bb.nph269
19   %0 = fmul <4 x float> undef, undef              ; <<4 x float>> [#uses=1]
20   %1 = shufflevector <4 x float> %0, <4 x float> undef, <2 x i32> <i32 2, i32 3> ; <<2 x float>> [#uses=1]
21   %2 = shufflevector <2 x float> %1, <2 x float> undef, <4 x i32> zeroinitializer ; <<4 x float>> [#uses=1]
22   %3 = fadd <4 x float> undef, %2                 ; <<4 x float>> [#uses=1]
23   br i1 undef, label %bb194, label %bb186
25 bb186:                                            ; preds = %bb12
26   br label %bb194
28 bb194:                                            ; preds = %bb186, %bb12
29   %besterror.0.0 = phi <4 x float> [ %3, %bb186 ], [ undef, %bb12 ] ; <<4 x float>> [#uses=0]
30   %indvar.next294 = add i32 undef, 1              ; <i32> [#uses=0]
31   br label %bb12
33 bb201:                                            ; preds = %entry
34   ret void