test/CodeGen/ARM/unaligned_load_store.ll

   1 ; RUN: llc < %s -march=arm | FileCheck %s -check-prefix=GENERIC
   2 ; RUN: llc < %s -mtriple=armv6-apple-darwin | FileCheck %s -check-prefix=DARWIN_V6
   3 ; RUN: llc < %s -march=arm -mattr=+v7a | FileCheck %s -check-prefix=V7
   4
   5 ; rdar://7113725
   6
   7 define arm_apcscc void @t(i8* nocapture %a, i8* nocapture %b) nounwind {
   8 entry:
   9 ; GENERIC: t:
  10 ; GENERIC: ldrb r2
  11 ; GENERIC: ldrb r3
  12 ; GENERIC: ldrb r12
  13 ; GENERIC: ldrb r1
  14 ; GENERIC: strb r1
  15 ; GENERIC: strb r12
  16 ; GENERIC: strb r3
  17 ; GENERIC: strb r2
  18
  19 ; DARWIN_V6: t:
  20 ; DARWIN_V6: ldr r1
  21 ; DARWIN_V6: str r1
  22
  23 ; V7: t:
  24 ; V7: ldr r1
  25 ; V7: str r1
  26   %__src1.i = bitcast i8* %b to i32*              ; <i32*> [#uses=1]
  27   %__dest2.i = bitcast i8* %a to i32*             ; <i32*> [#uses=1]
  28   %tmp.i = load i32* %__src1.i, align 1           ; <i32> [#uses=1]
  29   store i32 %tmp.i, i32* %__dest2.i, align 1
  30   ret void
  31 }