test/CodeGen/ARM/vclz.ll

   1 ; RUN: llc < %s -march=arm -mattr=+neon | FileCheck %s
   2
   3 define <8 x i8> @vclz8(<8 x i8>* %A) nounwind {
   4 ;CHECK: vclz8:
   5 ;CHECK: vclz.i8
   6         %tmp1 = load <8 x i8>* %A
   7         %tmp2 = call <8 x i8> @llvm.arm.neon.vclz.v8i8(<8 x i8> %tmp1)
   8         ret <8 x i8> %tmp2
   9 }
  10
  11 define <4 x i16> @vclz16(<4 x i16>* %A) nounwind {
  12 ;CHECK: vclz16:
  13 ;CHECK: vclz.i16
  14         %tmp1 = load <4 x i16>* %A
  15         %tmp2 = call <4 x i16> @llvm.arm.neon.vclz.v4i16(<4 x i16> %tmp1)
  16         ret <4 x i16> %tmp2
  17 }
  18
  19 define <2 x i32> @vclz32(<2 x i32>* %A) nounwind {
  20 ;CHECK: vclz32:
  21 ;CHECK: vclz.i32
  22         %tmp1 = load <2 x i32>* %A
  23         %tmp2 = call <2 x i32> @llvm.arm.neon.vclz.v2i32(<2 x i32> %tmp1)
  24         ret <2 x i32> %tmp2
  25 }
  26
  27 define <16 x i8> @vclzQ8(<16 x i8>* %A) nounwind {
  28 ;CHECK: vclzQ8:
  29 ;CHECK: vclz.i8
  30         %tmp1 = load <16 x i8>* %A
  31         %tmp2 = call <16 x i8> @llvm.arm.neon.vclz.v16i8(<16 x i8> %tmp1)
  32         ret <16 x i8> %tmp2
  33 }
  34
  35 define <8 x i16> @vclzQ16(<8 x i16>* %A) nounwind {
  36 ;CHECK: vclzQ16:
  37 ;CHECK: vclz.i16
  38         %tmp1 = load <8 x i16>* %A
  39         %tmp2 = call <8 x i16> @llvm.arm.neon.vclz.v8i16(<8 x i16> %tmp1)
  40         ret <8 x i16> %tmp2
  41 }
  42
  43 define <4 x i32> @vclzQ32(<4 x i32>* %A) nounwind {
  44 ;CHECK: vclzQ32:
  45 ;CHECK: vclz.i32
  46         %tmp1 = load <4 x i32>* %A
  47         %tmp2 = call <4 x i32> @llvm.arm.neon.vclz.v4i32(<4 x i32> %tmp1)
  48         ret <4 x i32> %tmp2
  49 }
  50
  51 declare <8 x i8>  @llvm.arm.neon.vclz.v8i8(<8 x i8>) nounwind readnone
  52 declare <4 x i16> @llvm.arm.neon.vclz.v4i16(<4 x i16>) nounwind readnone
  53 declare <2 x i32> @llvm.arm.neon.vclz.v2i32(<2 x i32>) nounwind readnone
  54
  55 declare <16 x i8> @llvm.arm.neon.vclz.v16i8(<16 x i8>) nounwind readnone
  56 declare <8 x i16> @llvm.arm.neon.vclz.v8i16(<8 x i16>) nounwind readnone
  57 declare <4 x i32> @llvm.arm.neon.vclz.v4i32(<4 x i32>) nounwind readnone