test/CodeGen/CellSPU/fneg-fabs.ll

   1 ; RUN: llc < %s -march=cellspu > %t1.s
   2 ; RUN: grep 32768   %t1.s | count 2
   3 ; RUN: grep xor     %t1.s | count 4
   4 ; RUN: grep and     %t1.s | count 2
   5
   6 target datalayout = "E-p:32:32:128-f64:64:128-f32:32:128-i64:32:128-i32:32:128-i16:16:128-i8:8:128-i1:8:128-a0:0:128-v128:128:128-s0:128:128"
   7 target triple = "spu"
   8
   9 define double @fneg_dp(double %X) {
  10         %Y = fsub double -0.000000e+00, %X
  11         ret double %Y
  12 }
  13
  14 define <2 x double> @fneg_dp_vec(<2 x double> %X) {
  15         %Y = fsub <2 x double> < double -0.0000e+00, double -0.0000e+00 >, %X
  16         ret <2 x double> %Y
  17 }
  18
  19 define float @fneg_sp(float %X) {
  20         %Y = fsub float -0.000000e+00, %X
  21         ret float %Y
  22 }
  23
  24 define <4 x float> @fneg_sp_vec(<4 x float> %X) {
  25         %Y = fsub <4 x float> <float -0.000000e+00, float -0.000000e+00,
  26                               float -0.000000e+00, float -0.000000e+00>, %X
  27         ret <4 x float> %Y
  28 }
  29
  30 declare double @fabs(double)
  31
  32 declare float @fabsf(float)
  33
  34 define double @fabs_dp(double %X) {
  35         %Y = call double @fabs( double %X )
  36         ret double %Y
  37 }
  38
  39 define float @fabs_sp(float %X) {
  40         %Y = call float @fabsf( float %X )
  41         ret float %Y
  42 }