test/CodeGen/ARM/vmov.ll

   1 ; RUN: llvm-as < %s | llc -march=arm -mattr=+neon > %t
   2 ; RUN: grep vmov.i8 %t | count 2
   3 ; RUN: grep vmov.i16 %t | count 4
   4 ; RUN: grep vmov.i32 %t | count 12
   5 ; RUN: grep vmov.i64 %t | count 2
   6 ; Note: function names do not include "vmov" to allow simple grep for opcodes
   7
   8 define <8 x i8> @v_movi8() nounwind {
   9         ret <8 x i8> < i8 8, i8 8, i8 8, i8 8, i8 8, i8 8, i8 8, i8 8 >
  10 }
  11
  12 define <4 x i16> @v_movi16a() nounwind {
  13         ret <4 x i16> < i16 16, i16 16, i16 16, i16 16 >
  14 }
  15
  16 ; 0x1000 = 4096
  17 define <4 x i16> @v_movi16b() nounwind {
  18         ret <4 x i16> < i16 4096, i16 4096, i16 4096, i16 4096 >
  19 }
  20
  21 define <2 x i32> @v_movi32a() nounwind {
  22         ret <2 x i32> < i32 32, i32 32 >
  23 }
  24
  25 ; 0x2000 = 8192
  26 define <2 x i32> @v_movi32b() nounwind {
  27         ret <2 x i32> < i32 8192, i32 8192 >
  28 }
  29
  30 ; 0x200000 = 2097152
  31 define <2 x i32> @v_movi32c() nounwind {
  32         ret <2 x i32> < i32 2097152, i32 2097152 >
  33 }
  34
  35 ; 0x20000000 = 536870912
  36 define <2 x i32> @v_movi32d() nounwind {
  37         ret <2 x i32> < i32 536870912, i32 536870912 >
  38 }
  39
  40 ; 0x20ff = 8447
  41 define <2 x i32> @v_movi32e() nounwind {
  42         ret <2 x i32> < i32 8447, i32 8447 >
  43 }
  44
  45 ; 0x20ffff = 2162687
  46 define <2 x i32> @v_movi32f() nounwind {
  47         ret <2 x i32> < i32 2162687, i32 2162687 >
  48 }
  49
  50 ; 0xff0000ff0000ffff = 18374687574888349695
  51 define <1 x i64> @v_movi64() nounwind {
  52         ret <1 x i64> < i64 18374687574888349695 >
  53 }
  54
  55 define <16 x i8> @v_movQi8() nounwind {
  56         ret <16 x i8> < i8 8, i8 8, i8 8, i8 8, i8 8, i8 8, i8 8, i8 8, i8 8, i8 8, i8 8, i8 8, i8 8, i8 8, i8 8, i8 8 >
  57 }
  58
  59 define <8 x i16> @v_movQi16a() nounwind {
  60         ret <8 x i16> < i16 16, i16 16, i16 16, i16 16, i16 16, i16 16, i16 16, i16 16 >
  61 }
  62
  63 ; 0x1000 = 4096
  64 define <8 x i16> @v_movQi16b() nounwind {
  65         ret <8 x i16> < i16 4096, i16 4096, i16 4096, i16 4096, i16 4096, i16 4096, i16 4096, i16 4096 >
  66 }
  67
  68 define <4 x i32> @v_movQi32a() nounwind {
  69         ret <4 x i32> < i32 32, i32 32, i32 32, i32 32 >
  70 }
  71
  72 ; 0x2000 = 8192
  73 define <4 x i32> @v_movQi32b() nounwind {
  74         ret <4 x i32> < i32 8192, i32 8192, i32 8192, i32 8192 >
  75 }
  76
  77 ; 0x200000 = 2097152
  78 define <4 x i32> @v_movQi32c() nounwind {
  79         ret <4 x i32> < i32 2097152, i32 2097152, i32 2097152, i32 2097152 >
  80 }
  81
  82 ; 0x20000000 = 536870912
  83 define <4 x i32> @v_movQi32d() nounwind {
  84         ret <4 x i32> < i32 536870912, i32 536870912, i32 536870912, i32 536870912 >
  85 }
  86
  87 ; 0x20ff = 8447
  88 define <4 x i32> @v_movQi32e() nounwind {
  89         ret <4 x i32> < i32 8447, i32 8447, i32 8447, i32 8447 >
  90 }
  91
  92 ; 0x20ffff = 2162687
  93 define <4 x i32> @v_movQi32f() nounwind {
  94         ret <4 x i32> < i32 2162687, i32 2162687, i32 2162687, i32 2162687 >
  95 }
  96
  97 ; 0xff0000ff0000ffff = 18374687574888349695
  98 define <2 x i64> @v_movQi64() nounwind {
  99         ret <2 x i64> < i64 18374687574888349695, i64 18374687574888349695 >
 100 }
 101