test/CodeGen/ARM/vpadd.ll

   1 ; RUN: llvm-as < %s | llc -march=arm -mattr=+neon > %t
   2 ; RUN: grep {vpadd\\.i8} %t | count 1
   3 ; RUN: grep {vpadd\\.i16} %t | count 1
   4 ; RUN: grep {vpadd\\.i32} %t | count 1
   5 ; RUN: grep {vpadd\\.f32} %t | count 1
   6
   7 define <8 x i8> @vpaddi8(<8 x i8>* %A, <8 x i8>* %B) nounwind {
   8         %tmp1 = load <8 x i8>* %A
   9         %tmp2 = load <8 x i8>* %B
  10         %tmp3 = call <8 x i8> @llvm.arm.neon.vpadd.v8i8(<8 x i8> %tmp1, <8 x i8> %tmp2)
  11         ret <8 x i8> %tmp3
  12 }
  13
  14 define <4 x i16> @vpaddi16(<4 x i16>* %A, <4 x i16>* %B) nounwind {
  15         %tmp1 = load <4 x i16>* %A
  16         %tmp2 = load <4 x i16>* %B
  17         %tmp3 = call <4 x i16> @llvm.arm.neon.vpadd.v4i16(<4 x i16> %tmp1, <4 x i16> %tmp2)
  18         ret <4 x i16> %tmp3
  19 }
  20
  21 define <2 x i32> @vpaddi32(<2 x i32>* %A, <2 x i32>* %B) nounwind {
  22         %tmp1 = load <2 x i32>* %A
  23         %tmp2 = load <2 x i32>* %B
  24         %tmp3 = call <2 x i32> @llvm.arm.neon.vpadd.v2i32(<2 x i32> %tmp1, <2 x i32> %tmp2)
  25         ret <2 x i32> %tmp3
  26 }
  27
  28 define <2 x float> @vpaddf32(<2 x float>* %A, <2 x float>* %B) nounwind {
  29         %tmp1 = load <2 x float>* %A
  30         %tmp2 = load <2 x float>* %B
  31         %tmp3 = call <2 x float> @llvm.arm.neon.vpadd.v2f32(<2 x float> %tmp1, <2 x float> %tmp2)
  32         ret <2 x float> %tmp3
  33 }
  34
  35 declare <8 x i8>  @llvm.arm.neon.vpadd.v8i8(<8 x i8>, <8 x i8>) nounwind readnone
  36 declare <4 x i16> @llvm.arm.neon.vpadd.v4i16(<4 x i16>, <4 x i16>) nounwind readnone
  37 declare <2 x i32> @llvm.arm.neon.vpadd.v2i32(<2 x i32>, <2 x i32>) nounwind readnone
  38
  39 declare <2 x float> @llvm.arm.neon.vpadd.v2f32(<2 x float>, <2 x float>) nounwind readnone