test/CodeGen/ARM/vrhadd.ll

   1 ; RUN: llvm-as < %s | llc -march=arm -mattr=+neon > %t
   2 ; RUN: grep {vrhadd\\.s8} %t | count 2
   3 ; RUN: grep {vrhadd\\.s16} %t | count 2
   4 ; RUN: grep {vrhadd\\.s32} %t | count 2
   5 ; RUN: grep {vrhadd\\.u8} %t | count 2
   6 ; RUN: grep {vrhadd\\.u16} %t | count 2
   7 ; RUN: grep {vrhadd\\.u32} %t | count 2
   8
   9 define <8 x i8> @vrhadds8(<8 x i8>* %A, <8 x i8>* %B) nounwind {
  10         %tmp1 = load <8 x i8>* %A
  11         %tmp2 = load <8 x i8>* %B
  12         %tmp3 = call <8 x i8> @llvm.arm.neon.vrhadds.v8i8(<8 x i8> %tmp1, <8 x i8> %tmp2)
  13         ret <8 x i8> %tmp3
  14 }
  15
  16 define <4 x i16> @vrhadds16(<4 x i16>* %A, <4 x i16>* %B) nounwind {
  17         %tmp1 = load <4 x i16>* %A
  18         %tmp2 = load <4 x i16>* %B
  19         %tmp3 = call <4 x i16> @llvm.arm.neon.vrhadds.v4i16(<4 x i16> %tmp1, <4 x i16> %tmp2)
  20         ret <4 x i16> %tmp3
  21 }
  22
  23 define <2 x i32> @vrhadds32(<2 x i32>* %A, <2 x i32>* %B) nounwind {
  24         %tmp1 = load <2 x i32>* %A
  25         %tmp2 = load <2 x i32>* %B
  26         %tmp3 = call <2 x i32> @llvm.arm.neon.vrhadds.v2i32(<2 x i32> %tmp1, <2 x i32> %tmp2)
  27         ret <2 x i32> %tmp3
  28 }
  29
  30 define <8 x i8> @vrhaddu8(<8 x i8>* %A, <8 x i8>* %B) nounwind {
  31         %tmp1 = load <8 x i8>* %A
  32         %tmp2 = load <8 x i8>* %B
  33         %tmp3 = call <8 x i8> @llvm.arm.neon.vrhaddu.v8i8(<8 x i8> %tmp1, <8 x i8> %tmp2)
  34         ret <8 x i8> %tmp3
  35 }
  36
  37 define <4 x i16> @vrhaddu16(<4 x i16>* %A, <4 x i16>* %B) nounwind {
  38         %tmp1 = load <4 x i16>* %A
  39         %tmp2 = load <4 x i16>* %B
  40         %tmp3 = call <4 x i16> @llvm.arm.neon.vrhaddu.v4i16(<4 x i16> %tmp1, <4 x i16> %tmp2)
  41         ret <4 x i16> %tmp3
  42 }
  43
  44 define <2 x i32> @vrhaddu32(<2 x i32>* %A, <2 x i32>* %B) nounwind {
  45         %tmp1 = load <2 x i32>* %A
  46         %tmp2 = load <2 x i32>* %B
  47         %tmp3 = call <2 x i32> @llvm.arm.neon.vrhaddu.v2i32(<2 x i32> %tmp1, <2 x i32> %tmp2)
  48         ret <2 x i32> %tmp3
  49 }
  50
  51 define <16 x i8> @vrhaddQs8(<16 x i8>* %A, <16 x i8>* %B) nounwind {
  52         %tmp1 = load <16 x i8>* %A
  53         %tmp2 = load <16 x i8>* %B
  54         %tmp3 = call <16 x i8> @llvm.arm.neon.vrhadds.v16i8(<16 x i8> %tmp1, <16 x i8> %tmp2)
  55         ret <16 x i8> %tmp3
  56 }
  57
  58 define <8 x i16> @vrhaddQs16(<8 x i16>* %A, <8 x i16>* %B) nounwind {
  59         %tmp1 = load <8 x i16>* %A
  60         %tmp2 = load <8 x i16>* %B
  61         %tmp3 = call <8 x i16> @llvm.arm.neon.vrhadds.v8i16(<8 x i16> %tmp1, <8 x i16> %tmp2)
  62         ret <8 x i16> %tmp3
  63 }
  64
  65 define <4 x i32> @vrhaddQs32(<4 x i32>* %A, <4 x i32>* %B) nounwind {
  66         %tmp1 = load <4 x i32>* %A
  67         %tmp2 = load <4 x i32>* %B
  68         %tmp3 = call <4 x i32> @llvm.arm.neon.vrhadds.v4i32(<4 x i32> %tmp1, <4 x i32> %tmp2)
  69         ret <4 x i32> %tmp3
  70 }
  71
  72 define <16 x i8> @vrhaddQu8(<16 x i8>* %A, <16 x i8>* %B) nounwind {
  73         %tmp1 = load <16 x i8>* %A
  74         %tmp2 = load <16 x i8>* %B
  75         %tmp3 = call <16 x i8> @llvm.arm.neon.vrhaddu.v16i8(<16 x i8> %tmp1, <16 x i8> %tmp2)
  76         ret <16 x i8> %tmp3
  77 }
  78
  79 define <8 x i16> @vrhaddQu16(<8 x i16>* %A, <8 x i16>* %B) nounwind {
  80         %tmp1 = load <8 x i16>* %A
  81         %tmp2 = load <8 x i16>* %B
  82         %tmp3 = call <8 x i16> @llvm.arm.neon.vrhaddu.v8i16(<8 x i16> %tmp1, <8 x i16> %tmp2)
  83         ret <8 x i16> %tmp3
  84 }
  85
  86 define <4 x i32> @vrhaddQu32(<4 x i32>* %A, <4 x i32>* %B) nounwind {
  87         %tmp1 = load <4 x i32>* %A
  88         %tmp2 = load <4 x i32>* %B
  89         %tmp3 = call <4 x i32> @llvm.arm.neon.vrhaddu.v4i32(<4 x i32> %tmp1, <4 x i32> %tmp2)
  90         ret <4 x i32> %tmp3
  91 }
  92
  93 declare <8 x i8>  @llvm.arm.neon.vrhadds.v8i8(<8 x i8>, <8 x i8>) nounwind readnone
  94 declare <4 x i16> @llvm.arm.neon.vrhadds.v4i16(<4 x i16>, <4 x i16>) nounwind readnone
  95 declare <2 x i32> @llvm.arm.neon.vrhadds.v2i32(<2 x i32>, <2 x i32>) nounwind readnone
  96
  97 declare <8 x i8>  @llvm.arm.neon.vrhaddu.v8i8(<8 x i8>, <8 x i8>) nounwind readnone
  98 declare <4 x i16> @llvm.arm.neon.vrhaddu.v4i16(<4 x i16>, <4 x i16>) nounwind readnone
  99 declare <2 x i32> @llvm.arm.neon.vrhaddu.v2i32(<2 x i32>, <2 x i32>) nounwind readnone
 100
 101 declare <16 x i8> @llvm.arm.neon.vrhadds.v16i8(<16 x i8>, <16 x i8>) nounwind readnone
 102 declare <8 x i16> @llvm.arm.neon.vrhadds.v8i16(<8 x i16>, <8 x i16>) nounwind readnone
 103 declare <4 x i32> @llvm.arm.neon.vrhadds.v4i32(<4 x i32>, <4 x i32>) nounwind readnone
 104
 105 declare <16 x i8> @llvm.arm.neon.vrhaddu.v16i8(<16 x i8>, <16 x i8>) nounwind readnone
 106 declare <8 x i16> @llvm.arm.neon.vrhaddu.v8i16(<8 x i16>, <8 x i16>) nounwind readnone
 107 declare <4 x i32> @llvm.arm.neon.vrhaddu.v4i32(<4 x i32>, <4 x i32>) nounwind readnone