test/CodeGen/ARM/vcge.ll

   1 ; RUN: llvm-as < %s | llc -march=arm -mattr=+neon > %t
   2 ; RUN: grep {vcge\\.s8} %t | count 2
   3 ; RUN: grep {vcge\\.s16} %t | count 2
   4 ; RUN: grep {vcge\\.s32} %t | count 2
   5 ; RUN: grep {vcge\\.u8} %t | count 2
   6 ; RUN: grep {vcge\\.u16} %t | count 2
   7 ; RUN: grep {vcge\\.u32} %t | count 2
   8 ; RUN: grep {vcge\\.f32} %t | count 2
   9
  10 define <8 x i8> @vcges8(<8 x i8>* %A, <8 x i8>* %B) nounwind {
  11         %tmp1 = load <8 x i8>* %A
  12         %tmp2 = load <8 x i8>* %B
  13         %tmp3 = icmp sge <8 x i8> %tmp1, %tmp2
  14         %tmp4 = sext <8 x i1> %tmp3 to <8 x i8>
  15         ret <8 x i8> %tmp4
  16 }
  17
  18 define <4 x i16> @vcges16(<4 x i16>* %A, <4 x i16>* %B) nounwind {
  19         %tmp1 = load <4 x i16>* %A
  20         %tmp2 = load <4 x i16>* %B
  21         %tmp3 = icmp sge <4 x i16> %tmp1, %tmp2
  22         %tmp4 = sext <4 x i1> %tmp3 to <4 x i16>
  23         ret <4 x i16> %tmp4
  24 }
  25
  26 define <2 x i32> @vcges32(<2 x i32>* %A, <2 x i32>* %B) nounwind {
  27         %tmp1 = load <2 x i32>* %A
  28         %tmp2 = load <2 x i32>* %B
  29         %tmp3 = icmp sge <2 x i32> %tmp1, %tmp2
  30         %tmp4 = sext <2 x i1> %tmp3 to <2 x i32>
  31         ret <2 x i32> %tmp4
  32 }
  33
  34 define <8 x i8> @vcgeu8(<8 x i8>* %A, <8 x i8>* %B) nounwind {
  35         %tmp1 = load <8 x i8>* %A
  36         %tmp2 = load <8 x i8>* %B
  37         %tmp3 = icmp uge <8 x i8> %tmp1, %tmp2
  38         %tmp4 = sext <8 x i1> %tmp3 to <8 x i8>
  39         ret <8 x i8> %tmp4
  40 }
  41
  42 define <4 x i16> @vcgeu16(<4 x i16>* %A, <4 x i16>* %B) nounwind {
  43         %tmp1 = load <4 x i16>* %A
  44         %tmp2 = load <4 x i16>* %B
  45         %tmp3 = icmp uge <4 x i16> %tmp1, %tmp2
  46         %tmp4 = sext <4 x i1> %tmp3 to <4 x i16>
  47         ret <4 x i16> %tmp4
  48 }
  49
  50 define <2 x i32> @vcgeu32(<2 x i32>* %A, <2 x i32>* %B) nounwind {
  51         %tmp1 = load <2 x i32>* %A
  52         %tmp2 = load <2 x i32>* %B
  53         %tmp3 = icmp uge <2 x i32> %tmp1, %tmp2
  54         %tmp4 = sext <2 x i1> %tmp3 to <2 x i32>
  55         ret <2 x i32> %tmp4
  56 }
  57
  58 define <2 x i32> @vcgef32(<2 x float>* %A, <2 x float>* %B) nounwind {
  59         %tmp1 = load <2 x float>* %A
  60         %tmp2 = load <2 x float>* %B
  61         %tmp3 = fcmp oge <2 x float> %tmp1, %tmp2
  62         %tmp4 = sext <2 x i1> %tmp3 to <2 x i32>
  63         ret <2 x i32> %tmp4
  64 }
  65
  66 define <16 x i8> @vcgeQs8(<16 x i8>* %A, <16 x i8>* %B) nounwind {
  67         %tmp1 = load <16 x i8>* %A
  68         %tmp2 = load <16 x i8>* %B
  69         %tmp3 = icmp sge <16 x i8> %tmp1, %tmp2
  70         %tmp4 = sext <16 x i1> %tmp3 to <16 x i8>
  71         ret <16 x i8> %tmp4
  72 }
  73
  74 define <8 x i16> @vcgeQs16(<8 x i16>* %A, <8 x i16>* %B) nounwind {
  75         %tmp1 = load <8 x i16>* %A
  76         %tmp2 = load <8 x i16>* %B
  77         %tmp3 = icmp sge <8 x i16> %tmp1, %tmp2
  78         %tmp4 = sext <8 x i1> %tmp3 to <8 x i16>
  79         ret <8 x i16> %tmp4
  80 }
  81
  82 define <4 x i32> @vcgeQs32(<4 x i32>* %A, <4 x i32>* %B) nounwind {
  83         %tmp1 = load <4 x i32>* %A
  84         %tmp2 = load <4 x i32>* %B
  85         %tmp3 = icmp sge <4 x i32> %tmp1, %tmp2
  86         %tmp4 = sext <4 x i1> %tmp3 to <4 x i32>
  87         ret <4 x i32> %tmp4
  88 }
  89
  90 define <16 x i8> @vcgeQu8(<16 x i8>* %A, <16 x i8>* %B) nounwind {
  91         %tmp1 = load <16 x i8>* %A
  92         %tmp2 = load <16 x i8>* %B
  93         %tmp3 = icmp uge <16 x i8> %tmp1, %tmp2
  94         %tmp4 = sext <16 x i1> %tmp3 to <16 x i8>
  95         ret <16 x i8> %tmp4
  96 }
  97
  98 define <8 x i16> @vcgeQu16(<8 x i16>* %A, <8 x i16>* %B) nounwind {
  99         %tmp1 = load <8 x i16>* %A
 100         %tmp2 = load <8 x i16>* %B
 101         %tmp3 = icmp uge <8 x i16> %tmp1, %tmp2
 102         %tmp4 = sext <8 x i1> %tmp3 to <8 x i16>
 103         ret <8 x i16> %tmp4
 104 }
 105
 106 define <4 x i32> @vcgeQu32(<4 x i32>* %A, <4 x i32>* %B) nounwind {
 107         %tmp1 = load <4 x i32>* %A
 108         %tmp2 = load <4 x i32>* %B
 109         %tmp3 = icmp uge <4 x i32> %tmp1, %tmp2
 110         %tmp4 = sext <4 x i1> %tmp3 to <4 x i32>
 111         ret <4 x i32> %tmp4
 112 }
 113
 114 define <4 x i32> @vcgeQf32(<4 x float>* %A, <4 x float>* %B) nounwind {
 115         %tmp1 = load <4 x float>* %A
 116         %tmp2 = load <4 x float>* %B
 117         %tmp3 = fcmp oge <4 x float> %tmp1, %tmp2
 118         %tmp4 = sext <4 x i1> %tmp3 to <4 x i32>
 119         ret <4 x i32> %tmp4
 120 }