test/CodeGen/ARM/vcvt.ll

   1 ; RUN: llvm-as < %s | llc -march=arm -mattr=+neon > %t
   2 ; RUN: grep {vcvt\\.s32\\.f32} %t | count 2
   3 ; RUN: grep {vcvt\\.u32\\.f32} %t | count 2
   4 ; RUN: grep {vcvt\\.f32\\.s32} %t | count 2
   5 ; RUN: grep {vcvt\\.f32\\.u32} %t | count 2
   6
   7 define <2 x i32> @vcvt_f32tos32(<2 x float>* %A) nounwind {
   8         %tmp1 = load <2 x float>* %A
   9         %tmp2 = fptosi <2 x float> %tmp1 to <2 x i32>
  10         ret <2 x i32> %tmp2
  11 }
  12
  13 define <2 x i32> @vcvt_f32tou32(<2 x float>* %A) nounwind {
  14         %tmp1 = load <2 x float>* %A
  15         %tmp2 = fptoui <2 x float> %tmp1 to <2 x i32>
  16         ret <2 x i32> %tmp2
  17 }
  18
  19 define <2 x float> @vcvt_s32tof32(<2 x i32>* %A) nounwind {
  20         %tmp1 = load <2 x i32>* %A
  21         %tmp2 = sitofp <2 x i32> %tmp1 to <2 x float>
  22         ret <2 x float> %tmp2
  23 }
  24
  25 define <2 x float> @vcvt_u32tof32(<2 x i32>* %A) nounwind {
  26         %tmp1 = load <2 x i32>* %A
  27         %tmp2 = uitofp <2 x i32> %tmp1 to <2 x float>
  28         ret <2 x float> %tmp2
  29 }
  30
  31 define <4 x i32> @vcvtQ_f32tos32(<4 x float>* %A) nounwind {
  32         %tmp1 = load <4 x float>* %A
  33         %tmp2 = fptosi <4 x float> %tmp1 to <4 x i32>
  34         ret <4 x i32> %tmp2
  35 }
  36
  37 define <4 x i32> @vcvtQ_f32tou32(<4 x float>* %A) nounwind {
  38         %tmp1 = load <4 x float>* %A
  39         %tmp2 = fptoui <4 x float> %tmp1 to <4 x i32>
  40         ret <4 x i32> %tmp2
  41 }
  42
  43 define <4 x float> @vcvtQ_s32tof32(<4 x i32>* %A) nounwind {
  44         %tmp1 = load <4 x i32>* %A
  45         %tmp2 = sitofp <4 x i32> %tmp1 to <4 x float>
  46         ret <4 x float> %tmp2
  47 }
  48
  49 define <4 x float> @vcvtQ_u32tof32(<4 x i32>* %A) nounwind {
  50         %tmp1 = load <4 x i32>* %A
  51         %tmp2 = uitofp <4 x i32> %tmp1 to <4 x float>
  52         ret <4 x float> %tmp2
  53 }