test/CodeGen/ARM/vcvt_n.ll

   1 ; RUN: llvm-as < %s | llc -march=arm -mattr=+neon > %t
   2 ; RUN: grep {vcvt\\.s32\\.f32} %t | count 2
   3 ; RUN: grep {vcvt\\.u32\\.f32} %t | count 2
   4 ; RUN: grep {vcvt\\.f32\\.s32} %t | count 2
   5 ; RUN: grep {vcvt\\.f32\\.u32} %t | count 2
   6
   7 define <2 x i32> @vcvt_f32tos32(<2 x float>* %A) nounwind {
   8         %tmp1 = load <2 x float>* %A
   9         %tmp2 = call <2 x i32> @llvm.arm.neon.vcvtfp2fxs.v2i32.v2f32(<2 x float> %tmp1, i32 1)
  10         ret <2 x i32> %tmp2
  11 }
  12
  13 define <2 x i32> @vcvt_f32tou32(<2 x float>* %A) nounwind {
  14         %tmp1 = load <2 x float>* %A
  15         %tmp2 = call <2 x i32> @llvm.arm.neon.vcvtfp2fxu.v2i32.v2f32(<2 x float> %tmp1, i32 1)
  16         ret <2 x i32> %tmp2
  17 }
  18
  19 define <2 x float> @vcvt_s32tof32(<2 x i32>* %A) nounwind {
  20         %tmp1 = load <2 x i32>* %A
  21         %tmp2 = call <2 x float> @llvm.arm.neon.vcvtfxs2fp.v2f32.v2i32(<2 x i32> %tmp1, i32 1)
  22         ret <2 x float> %tmp2
  23 }
  24
  25 define <2 x float> @vcvt_u32tof32(<2 x i32>* %A) nounwind {
  26         %tmp1 = load <2 x i32>* %A
  27         %tmp2 = call <2 x float> @llvm.arm.neon.vcvtfxu2fp.v2f32.v2i32(<2 x i32> %tmp1, i32 1)
  28         ret <2 x float> %tmp2
  29 }
  30
  31 declare <2 x i32> @llvm.arm.neon.vcvtfp2fxs.v2i32.v2f32(<2 x float>, i32) nounwind readnone
  32 declare <2 x i32> @llvm.arm.neon.vcvtfp2fxu.v2i32.v2f32(<2 x float>, i32) nounwind readnone
  33 declare <2 x float> @llvm.arm.neon.vcvtfxs2fp.v2f32.v2i32(<2 x i32>, i32) nounwind readnone
  34 declare <2 x float> @llvm.arm.neon.vcvtfxu2fp.v2f32.v2i32(<2 x i32>, i32) nounwind readnone
  35
  36 define <4 x i32> @vcvtQ_f32tos32(<4 x float>* %A) nounwind {
  37         %tmp1 = load <4 x float>* %A
  38         %tmp2 = call <4 x i32> @llvm.arm.neon.vcvtfp2fxs.v4i32.v4f32(<4 x float> %tmp1, i32 1)
  39         ret <4 x i32> %tmp2
  40 }
  41
  42 define <4 x i32> @vcvtQ_f32tou32(<4 x float>* %A) nounwind {
  43         %tmp1 = load <4 x float>* %A
  44         %tmp2 = call <4 x i32> @llvm.arm.neon.vcvtfp2fxu.v4i32.v4f32(<4 x float> %tmp1, i32 1)
  45         ret <4 x i32> %tmp2
  46 }
  47
  48 define <4 x float> @vcvtQ_s32tof32(<4 x i32>* %A) nounwind {
  49         %tmp1 = load <4 x i32>* %A
  50         %tmp2 = call <4 x float> @llvm.arm.neon.vcvtfxs2fp.v4f32.v4i32(<4 x i32> %tmp1, i32 1)
  51         ret <4 x float> %tmp2
  52 }
  53
  54 define <4 x float> @vcvtQ_u32tof32(<4 x i32>* %A) nounwind {
  55         %tmp1 = load <4 x i32>* %A
  56         %tmp2 = call <4 x float> @llvm.arm.neon.vcvtfxu2fp.v4f32.v4i32(<4 x i32> %tmp1, i32 1)
  57         ret <4 x float> %tmp2
  58 }
  59
  60 declare <4 x i32> @llvm.arm.neon.vcvtfp2fxs.v4i32.v4f32(<4 x float>, i32) nounwind readnone
  61 declare <4 x i32> @llvm.arm.neon.vcvtfp2fxu.v4i32.v4f32(<4 x float>, i32) nounwind readnone
  62 declare <4 x float> @llvm.arm.neon.vcvtfxs2fp.v4f32.v4i32(<4 x i32>, i32) nounwind readnone
  63 declare <4 x float> @llvm.arm.neon.vcvtfxu2fp.v4f32.v4i32(<4 x i32>, i32) nounwind readnone
  64