test/CodeGen/ARM/vset_lane.ll

   1 ; RUN: llvm-as < %s | llc -march=arm -mattr=+neon > %t
   2 ; RUN: grep {vmov\\.8} %t | count 2
   3 ; RUN: grep {vmov\\.16} %t | count 2
   4 ; RUN: grep {vmov\\.32} %t | count 2
   5
   6 define <8 x i8> @vset_lane8(<8 x i8>* %A, i8 %B) nounwind {
   7         %tmp1 = load <8 x i8>* %A
   8         %tmp2 = insertelement <8 x i8> %tmp1, i8 %B, i32 1
   9         ret <8 x i8> %tmp2
  10 }
  11
  12 define <4 x i16> @vset_lane16(<4 x i16>* %A, i16 %B) nounwind {
  13         %tmp1 = load <4 x i16>* %A
  14         %tmp2 = insertelement <4 x i16> %tmp1, i16 %B, i32 1
  15         ret <4 x i16> %tmp2
  16 }
  17
  18 define <2 x i32> @vset_lane32(<2 x i32>* %A, i32 %B) nounwind {
  19         %tmp1 = load <2 x i32>* %A
  20         %tmp2 = insertelement <2 x i32> %tmp1, i32 %B, i32 1
  21         ret <2 x i32> %tmp2
  22 }
  23
  24 define <16 x i8> @vsetQ_lane8(<16 x i8>* %A, i8 %B) nounwind {
  25         %tmp1 = load <16 x i8>* %A
  26         %tmp2 = insertelement <16 x i8> %tmp1, i8 %B, i32 1
  27         ret <16 x i8> %tmp2
  28 }
  29
  30 define <8 x i16> @vsetQ_lane16(<8 x i16>* %A, i16 %B) nounwind {
  31         %tmp1 = load <8 x i16>* %A
  32         %tmp2 = insertelement <8 x i16> %tmp1, i16 %B, i32 1
  33         ret <8 x i16> %tmp2
  34 }
  35
  36 define <4 x i32> @vsetQ_lane32(<4 x i32>* %A, i32 %B) nounwind {
  37         %tmp1 = load <4 x i32>* %A
  38         %tmp2 = insertelement <4 x i32> %tmp1, i32 %B, i32 1
  39         ret <4 x i32> %tmp2
  40 }