test/CodeGen/ARM/vshrn.ll

   1 ; RUN: llvm-as < %s | llc -march=arm -mattr=+neon > %t
   2 ; RUN: grep {vshrn\\.i16} %t | count 1
   3 ; RUN: grep {vshrn\\.i32} %t | count 1
   4 ; RUN: grep {vshrn\\.i64} %t | count 1
   5
   6 define <8 x i8> @vshrns8(<8 x i16>* %A) nounwind {
   7         %tmp1 = load <8 x i16>* %A
   8         %tmp2 = call <8 x i8> @llvm.arm.neon.vshiftn.v8i8(<8 x i16> %tmp1, <8 x i16> < i16 -8, i16 -8, i16 -8, i16 -8, i16 -8, i16 -8, i16 -8, i16 -8 >)
   9         ret <8 x i8> %tmp2
  10 }
  11
  12 define <4 x i16> @vshrns16(<4 x i32>* %A) nounwind {
  13         %tmp1 = load <4 x i32>* %A
  14         %tmp2 = call <4 x i16> @llvm.arm.neon.vshiftn.v4i16(<4 x i32> %tmp1, <4 x i32> < i32 -16, i32 -16, i32 -16, i32 -16 >)
  15         ret <4 x i16> %tmp2
  16 }
  17
  18 define <2 x i32> @vshrns32(<2 x i64>* %A) nounwind {
  19         %tmp1 = load <2 x i64>* %A
  20         %tmp2 = call <2 x i32> @llvm.arm.neon.vshiftn.v2i32(<2 x i64> %tmp1, <2 x i64> < i64 -32, i64 -32 >)
  21         ret <2 x i32> %tmp2
  22 }
  23
  24 declare <8 x i8>  @llvm.arm.neon.vshiftn.v8i8(<8 x i16>, <8 x i16>) nounwind readnone
  25 declare <4 x i16> @llvm.arm.neon.vshiftn.v4i16(<4 x i32>, <4 x i32>) nounwind readnone
  26 declare <2 x i32> @llvm.arm.neon.vshiftn.v2i32(<2 x i64>, <2 x i64>) nounwind readnone