Fix part 1 of pr4682. PICADD is a 16-bit instruction even in thumb2 mode.
[llvm/avr.git] / test / CodeGen / CellSPU / 2009-01-01-BrCond.ll
blob75e0ed0cd2fcc9a40d4a38c872a528589ebafd02
1 ; RUN: llvm-as < %s | llc -march=cellspu -o - | grep brz
2 ; PR3274
4 target datalayout = "E-p:32:32:128-i1:8:128-i8:8:128-i16:16:128-i32:32:128-i64:32:128-f32:32:128-f64:64:128-v64:64:64-v128:128:128-a0:0:128-s0:128:128"
5 target triple = "spu"
6         %struct.anon = type { i64 }
7         %struct.fp_number_type = type { i32, i32, i32, [4 x i8], %struct.anon }
9 define double @__floatunsidf(i32 %arg_a) nounwind {
10 entry:
11         %in = alloca %struct.fp_number_type, align 16
12         %0 = getelementptr %struct.fp_number_type* %in, i32 0, i32 1
13         store i32 0, i32* %0, align 4
14         %1 = icmp eq i32 %arg_a, 0
15         %2 = getelementptr %struct.fp_number_type* %in, i32 0, i32 0
16         br i1 %1, label %bb, label %bb1
18 bb:             ; preds = %entry
19         store i32 2, i32* %2, align 8
20         br label %bb7
22 bb1:            ; preds = %entry
23         ret double 0.0
25 bb7:            ; preds = %bb5, %bb1, %bb
26         ret double 1.0
29 ; declare i32 @llvm.ctlz.i32(i32) nounwind readnone
31 declare double @__pack_d(%struct.fp_number_type*)