Fix part 1 of pr4682. PICADD is a 16-bit instruction even in thumb2 mode.
[llvm/avr.git] / test / CodeGen / SystemZ / 11-BSwap.ll
bloba3e1cd0c9e9354e40f3f7a69050275c2c07f1f8f
1 ; XFAIL: *
2 ; RUN: llvm-as < %s | llc | grep lrvr  | count 2
3 ; RUN: llvm-as < %s | llc | grep lrvgr | count 1
4 ; RUN: llvm-as < %s | llc | grep lrvh  | count 1
5 ; RUN: llvm-as < %s | llc | grep {lrv.%} | count 1
6 ; RUN: llvm-as < %s | llc | grep {lrvg.%} | count 1
9 target datalayout = "E-p:64:64:64-i8:8:16-i16:16:16-i32:32:32-i64:64:64-f32:32:32-f64:64:64-f128:128:128-a0:16:16"
10 target triple = "s390x-linux"
13 define i16 @foo(i16 zeroext %a) zeroext {
14         %res = tail call i16 @llvm.bswap.i16(i16 %a)
15         ret i16 %res
18 define i32 @foo2(i32 zeroext %a) zeroext {
19         %res = tail call i32 @llvm.bswap.i32(i32 %a)
20         ret i32 %res
23 define i64 @foo3(i64 %a) zeroext {
24         %res = tail call i64 @llvm.bswap.i64(i64 %a)
25         ret i64 %res
28 define i16 @foo4(i16* %b) zeroext {
29         %a = load i16* %b
30         %res = tail call i16 @llvm.bswap.i16(i16 %a)
31         ret i16 %res
34 define i32 @foo5(i32* %b) zeroext {
35         %a = load i32* %b
36         %res = tail call i32 @llvm.bswap.i32(i32 %a)
37         ret i32 %res
40 define i64 @foo6(i64* %b) {
41         %a = load i64* %b
42         %res = tail call i64 @llvm.bswap.i64(i64 %a)
43         ret i64 %res
46 declare i16 @llvm.bswap.i16(i16) nounwind readnone
47 declare i32 @llvm.bswap.i32(i32) nounwind readnone
48 declare i64 @llvm.bswap.i64(i64) nounwind readnone