Fix part 1 of pr4682. PICADD is a 16-bit instruction even in thumb2 mode.
[llvm/avr.git] / test / CodeGen / Thumb2 / thumb2-and.ll
blob39d39ed31389fffd7db69e5c6d73e56bad48e612
1 ; RUN: llvm-as < %s | llc -march=thumb -mattr=+thumb2 | grep {and\\.w\\W*r\[0-9\],\\W*r\[0-9\],\\W*r\[0-9\]$} | count 1
2 ; RUN: llvm-as < %s | llc -march=thumb -mattr=+thumb2 | grep {and\\.w\\W*r\[0-9\],\\W*r\[0-9\],\\W*r\[0-9\],\\W*lsl\\W*#5$} | count 1
3 ; RUN: llvm-as < %s | llc -march=thumb -mattr=+thumb2 | grep {and\\.w\\W*r\[0-9\],\\W*r\[0-9\],\\W*r\[0-9\],\\W*lsr\\W*#6$} | count 1
4 ; RUN: llvm-as < %s | llc -march=thumb -mattr=+thumb2 | grep {and\\.w\\W*r\[0-9\],\\W*r\[0-9\],\\W*r\[0-9\],\\W*asr\\W*#7$} | count 1
5 ; RUN: llvm-as < %s | llc -march=thumb -mattr=+thumb2 | grep {and\\.w\\W*r\[0-9\],\\W*r\[0-9\],\\W*r\[0-9\],\\W*ror\\W*#8$} | count 1
7 define i32 @f1(i32 %a, i32 %b) {
8     %tmp = and i32 %a, %b
9     ret i32 %tmp
12 define i32 @f2(i32 %a, i32 %b) {
13     %tmp = shl i32 %b, 5
14     %tmp1 = and i32 %a, %tmp
15     ret i32 %tmp1
18 define i32 @f3(i32 %a, i32 %b) {
19     %tmp = lshr i32 %b, 6
20     %tmp1 = and i32 %a, %tmp
21     ret i32 %tmp1
24 define i32 @f4(i32 %a, i32 %b) {
25     %tmp = ashr i32 %b, 7
26     %tmp1 = and i32 %a, %tmp
27     ret i32 %tmp1
30 define i32 @f5(i32 %a, i32 %b) {
31     %l8 = shl i32 %a, 24
32     %r8 = lshr i32 %a, 8
33     %tmp = or i32 %l8, %r8
34     %tmp1 = and i32 %a, %tmp
35     ret i32 %tmp1