Fix part 1 of pr4682. PICADD is a 16-bit instruction even in thumb2 mode.
[llvm/avr.git] / test / CodeGen / Thumb2 / thumb2-ldr.ll
blob7f1e1cc7aad334b961e94dd6e9af329614cf5043
1 ; RUN: llvm-as < %s | llc -march=thumb -mattr=+thumb2 | grep {ldr\\.w r0} | count 6
2 ; RUN: llvm-as < %s | llc -march=thumb -mattr=+thumb2 | grep {ldr r0} | count 1
3 ; RUN: llvm-as < %s | llc -march=thumb -mattr=+thumb2 | grep mov\\.w | grep 1
4 ; RUN: llvm-as < %s | llc -march=thumb -mattr=+thumb2 | not grep mvn\\.w
5 ; RUN: llvm-as < %s | llc -march=thumb -mattr=+thumb2 | grep ldr\\.w | grep lsl
6 ; RUN: llvm-as < %s | llc -march=thumb -mattr=+thumb2 | grep lsr\\.w | not grep ldr
8 define i32 @f1(i32* %v) {
9 entry:
10         %tmp = load i32* %v
11         ret i32 %tmp
14 define i32 @f2(i32* %v) {
15 entry:
16         %tmp2 = getelementptr i32* %v, i32 1023
17         %tmp = load i32* %tmp2
18         ret i32 %tmp
21 define i32 @f3(i32* %v) {
22 entry:
23         %tmp2 = getelementptr i32* %v, i32 1024
24         %tmp = load i32* %tmp2
25         ret i32 %tmp
28 define i32 @f4(i32 %base) {
29 entry:
30         %tmp1 = sub i32 %base, 128
31         %tmp2 = inttoptr i32 %tmp1 to i32*
32         %tmp3 = load i32* %tmp2
33         ret i32 %tmp3
36 define i32 @f5(i32 %base, i32 %offset) {
37 entry:
38         %tmp1 = add i32 %base, %offset
39         %tmp2 = inttoptr i32 %tmp1 to i32*
40         %tmp3 = load i32* %tmp2
41         ret i32 %tmp3
44 define i32 @f6(i32 %base, i32 %offset) {
45 entry:
46         %tmp1 = shl i32 %offset, 2
47         %tmp2 = add i32 %base, %tmp1
48         %tmp3 = inttoptr i32 %tmp2 to i32*
49         %tmp4 = load i32* %tmp3
50         ret i32 %tmp4
53 define i32 @f7(i32 %base, i32 %offset) {
54 entry:
55         %tmp1 = lshr i32 %offset, 2
56         %tmp2 = add i32 %base, %tmp1
57         %tmp3 = inttoptr i32 %tmp2 to i32*
58         %tmp4 = load i32* %tmp3
59         ret i32 %tmp4