Fix part 1 of pr4682. PICADD is a 16-bit instruction even in thumb2 mode.
[llvm/avr.git] / test / CodeGen / Thumb2 / thumb2-rsb.ll
blob57796873b2d191107a5bced053d4c64ded1371b5
1 ; RUN: llvm-as < %s | llc -march=thumb -mattr=+thumb2 | grep {rsb\\W*r\[0-9\],\\W*r\[0-9\],\\W*r\[0-9\],\\W*lsl\\W*#5$} | count 1
2 ; RUN: llvm-as < %s | llc -march=thumb -mattr=+thumb2 | grep {rsb\\W*r\[0-9\],\\W*r\[0-9\],\\W*r\[0-9\],\\W*lsr\\W*#6$} | count 1
3 ; RUN: llvm-as < %s | llc -march=thumb -mattr=+thumb2 | grep {rsb\\W*r\[0-9\],\\W*r\[0-9\],\\W*r\[0-9\],\\W*asr\\W*#7$} | count 1
4 ; RUN: llvm-as < %s | llc -march=thumb -mattr=+thumb2 | grep {rsb\\W*r\[0-9\],\\W*r\[0-9\],\\W*r\[0-9\],\\W*ror\\W*#8$} | count 1
6 define i32 @f2(i32 %a, i32 %b) {
7     %tmp = shl i32 %b, 5
8     %tmp1 = sub i32 %tmp, %a
9     ret i32 %tmp1
12 define i32 @f3(i32 %a, i32 %b) {
13     %tmp = lshr i32 %b, 6
14     %tmp1 = sub i32 %tmp, %a
15     ret i32 %tmp1
18 define i32 @f4(i32 %a, i32 %b) {
19     %tmp = ashr i32 %b, 7
20     %tmp1 = sub i32 %tmp, %a
21     ret i32 %tmp1
24 define i32 @f5(i32 %a, i32 %b) {
25     %l8 = shl i32 %a, 24
26     %r8 = lshr i32 %a, 8
27     %tmp = or i32 %l8, %r8
28     %tmp1 = sub i32 %tmp, %a
29     ret i32 %tmp1