Fix part 1 of pr4682. PICADD is a 16-bit instruction even in thumb2 mode.
[llvm/avr.git] / test / CodeGen / Thumb2 / thumb2-select.ll
blob91639a13e9d08938f5e243348ed95634c906ef2f
1 ; RUN: llvm-as < %s | llc -march=thumb -mattr=+thumb2 | FileCheck %s
3 define i32 @f1(i32 %a.s) {
4 entry:
5 ; CHECK: f1:
6 ; CHECK: it eq
7 ; CHECK: moveq
9     %tmp = icmp eq i32 %a.s, 4
10     %tmp1.s = select i1 %tmp, i32 2, i32 3
11     ret i32 %tmp1.s
14 define i32 @f2(i32 %a.s) {
15 entry:
16 ; CHECK: f2:
17 ; CHECK: it gt
18 ; CHECK: movgt
19     %tmp = icmp sgt i32 %a.s, 4
20     %tmp1.s = select i1 %tmp, i32 2, i32 3
21     ret i32 %tmp1.s
24 define i32 @f3(i32 %a.s, i32 %b.s) {
25 entry:
26 ; CHECK: f3:
27 ; CHECK: it lt
28 ; CHECK: movlt
29     %tmp = icmp slt i32 %a.s, %b.s
30     %tmp1.s = select i1 %tmp, i32 2, i32 3
31     ret i32 %tmp1.s
34 define i32 @f4(i32 %a.s, i32 %b.s) {
35 entry:
36 ; CHECK: f4:
37 ; CHECK: it le
38 ; CHECK: movle
40     %tmp = icmp sle i32 %a.s, %b.s
41     %tmp1.s = select i1 %tmp, i32 2, i32 3
42     ret i32 %tmp1.s
45 define i32 @f5(i32 %a.u, i32 %b.u) {
46 entry:
47 ; CHECK: f5:
48 ; CHECK: it ls
49 ; CHECK: movls
50     %tmp = icmp ule i32 %a.u, %b.u
51     %tmp1.s = select i1 %tmp, i32 2, i32 3
52     ret i32 %tmp1.s
55 define i32 @f6(i32 %a.u, i32 %b.u) {
56 entry:
57 ; CHECK: f6:
58 ; CHECK: it hi
59 ; CHECK: movhi
60     %tmp = icmp ugt i32 %a.u, %b.u
61     %tmp1.s = select i1 %tmp, i32 2, i32 3
62     ret i32 %tmp1.s
65 define i32 @f7(i32 %a, i32 %b, i32 %c) {
66 entry:
67 ; CHECK: f7:
68 ; CHECK: it hi
69 ; CHECK: lsrhi.w
70     %tmp1 = icmp ugt i32 %a, %b
71     %tmp2 = udiv i32 %c, 3
72     %tmp3 = select i1 %tmp1, i32 %tmp2, i32 3
73     ret i32 %tmp3
76 define i32 @f8(i32 %a, i32 %b, i32 %c) {
77 entry:
78 ; CHECK: f8:
79 ; CHECK: it lo
80 ; CHECK: lsllo.w
81     %tmp1 = icmp ult i32 %a, %b
82     %tmp2 = mul i32 %c, 4
83     %tmp3 = select i1 %tmp1, i32 %tmp2, i32 3
84     ret i32 %tmp3
87 define i32 @f9(i32 %a, i32 %b, i32 %c) {
88 entry:
89 ; CHECK: f9:
90 ; CHECK: it ge
91 ; CHECK: rorge.w
92     %tmp1 = icmp sge i32 %a, %b
93     %tmp2 = shl i32 %c, 10
94     %tmp3 = lshr i32 %c, 22
95     %tmp4 = or i32 %tmp2, %tmp3
96     %tmp5 = select i1 %tmp1, i32 %tmp4, i32 3
97     ret i32 %tmp5