Fix part 1 of pr4682. PICADD is a 16-bit instruction even in thumb2 mode.
[llvm/avr.git] / test / CodeGen / Thumb2 / thumb2-tst2.ll
blob30412f938e91da01e2887d24f11f94b3120491ba
1 ; RUN: llvm-as < %s | llc -march=thumb -mattr=+thumb2 | grep {tst\\.w\\W*r\[0-9\],\\W*r\[0-9\]$} | count 4
2 ; RUN: llvm-as < %s | llc -march=thumb -mattr=+thumb2 | grep {tst\\.w\\W*r\[0-9\],\\W*r\[0-9\],\\W*lsl\\W*#5$} | count 1
3 ; RUN: llvm-as < %s | llc -march=thumb -mattr=+thumb2 | grep {tst\\.w\\W*r\[0-9\],\\W*r\[0-9\],\\W*lsr\\W*#6$} | count 1
4 ; RUN: llvm-as < %s | llc -march=thumb -mattr=+thumb2 | grep {tst\\.w\\W*r\[0-9\],\\W*r\[0-9\],\\W*asr\\W*#7$} | count 1
5 ; RUN: llvm-as < %s | llc -march=thumb -mattr=+thumb2 | grep {tst\\.w\\W*r\[0-9\],\\W*r\[0-9\],\\W*ror\\W*#8$} | count 1
7 define i1 @f1(i32 %a, i32 %b) {
8     %tmp = and i32 %a, %b
9     %tmp1 = icmp ne i32 %tmp, 0
10     ret i1 %tmp1
13 define i1 @f2(i32 %a, i32 %b) {
14     %tmp = and i32 %a, %b
15     %tmp1 = icmp eq i32 %tmp, 0
16     ret i1 %tmp1
19 define i1 @f3(i32 %a, i32 %b) {
20     %tmp = and i32 %a, %b
21     %tmp1 = icmp ne i32 0, %tmp
22     ret i1 %tmp1
25 define i1 @f4(i32 %a, i32 %b) {
26     %tmp = and i32 %a, %b
27     %tmp1 = icmp eq i32 0, %tmp
28     ret i1 %tmp1
31 define i1 @f6(i32 %a, i32 %b) {
32     %tmp = shl i32 %b, 5
33     %tmp1 = and i32 %a, %tmp
34     %tmp2 = icmp eq i32 %tmp1, 0
35     ret i1 %tmp2
38 define i1 @f7(i32 %a, i32 %b) {
39     %tmp = lshr i32 %b, 6
40     %tmp1 = and i32 %a, %tmp
41     %tmp2 = icmp eq i32 %tmp1, 0
42     ret i1 %tmp2
45 define i1 @f8(i32 %a, i32 %b) {
46     %tmp = ashr i32 %b, 7
47     %tmp1 = and i32 %a, %tmp
48     %tmp2 = icmp eq i32 %tmp1, 0
49     ret i1 %tmp2
52 define i1 @f9(i32 %a, i32 %b) {
53     %l8 = shl i32 %a, 24
54     %r8 = lshr i32 %a, 8
55     %tmp = or i32 %l8, %r8
56     %tmp1 = and i32 %a, %tmp
57     %tmp2 = icmp eq i32 %tmp1, 0
58     ret i1 %tmp2