test/CodeGen/X86/vec_insert-5.ll

   1 ; RUN: llvm-as < %s | llc -march=x86 -mattr=+sse2 > %t
   2 ; RUN: grep psllq %t | grep 32
   3 ; RUN: grep pslldq %t | grep 12
   4 ; RUN: grep psrldq %t | grep 8
   5 ; RUN: grep psrldq %t | grep 12
   6
   7 define void  @t1(i32 %a, <1 x i64>* %P) nounwind {
   8        %tmp12 = shl i32 %a, 12
   9        %tmp21 = insertelement <2 x i32> undef, i32 %tmp12, i32 1
  10        %tmp22 = insertelement <2 x i32> %tmp21, i32 0, i32 0
  11        %tmp23 = bitcast <2 x i32> %tmp22 to <1 x i64>
  12        store <1 x i64> %tmp23, <1 x i64>* %P
  13        ret void
  14 }
  15
  16 define <4 x float> @t2(<4 x float>* %P) nounwind {
  17         %tmp1 = load <4 x float>* %P
  18         %tmp2 = shufflevector <4 x float> %tmp1, <4 x float> zeroinitializer, <4 x i32> < i32 4, i32 4, i32 4, i32 0 >
  19         ret <4 x float> %tmp2
  20 }
  21
  22 define <4 x float> @t3(<4 x float>* %P) nounwind {
  23         %tmp1 = load <4 x float>* %P
  24         %tmp2 = shufflevector <4 x float> %tmp1, <4 x float> zeroinitializer, <4 x i32> < i32 2, i32 3, i32 4, i32 4 >
  25         ret <4 x float> %tmp2
  26 }
  27
  28 define <4 x float> @t4(<4 x float>* %P) nounwind {
  29         %tmp1 = load <4 x float>* %P
  30         %tmp2 = shufflevector <4 x float> zeroinitializer, <4 x float> %tmp1, <4 x i32> < i32 7, i32 0, i32 0, i32 0 >
  31         ret <4 x float> %tmp2
  32 }