In some rare cases, the register allocator can spill registers but end up not utilizi...
[llvm/msp430.git] / test / CodeGen / CellSPU / ctpop.ll
blob3c7ee7aeea2bb1a834bbd9c8ac18934fd185c478
1 ; RUN: llvm-as -o - %s | llc -march=cellspu > %t1.s
2 ; RUN: grep cntb    %t1.s | count 3
3 ; RUN: grep andi    %t1.s | count 3
4 ; RUN: grep rotmi   %t1.s | count 2
5 ; RUN: grep rothmi  %t1.s | count 1
6 target datalayout = "E-p:32:32:128-f64:64:128-f32:32:128-i64:32:128-i32:32:128-i16:16:128-i8:8:128-i1:8:128-a0:0:128-v128:128:128-s0:128:128"
7 target triple = "spu"
9 declare i8 @llvm.ctpop.i8(i8)
10 declare i16 @llvm.ctpop.i16(i16)
11 declare i32 @llvm.ctpop.i32(i32)
13 define i32 @test_i8(i8 %X) {
14         call i8 @llvm.ctpop.i8(i8 %X)
15         %Y = zext i8 %1 to i32
16         ret i32 %Y
19 define i32 @test_i16(i16 %X) {
20         call i16 @llvm.ctpop.i16(i16 %X)
21         %Y = zext i16 %1 to i32
22         ret i32 %Y
25 define i32 @test_i32(i32 %X) {
26         call i32 @llvm.ctpop.i32(i32 %X)
27         %Y = bitcast i32 %1 to i32
28         ret i32 %Y