In some rare cases, the register allocator can spill registers but end up not utilizi...
[llvm/msp430.git] / test / CodeGen / PowerPC / 2008-10-28-f128-i32.ll
blob4db577357da1bd8f4eab8bff1287294c58aacd1d
1 ; RUN: llvm-as < %s | llc -march=ppc32 -o - | not grep fixunstfsi
3 define i64 @__fixunstfdi(ppc_fp128 %a) nounwind readnone {
4 entry:
5         %0 = fcmp olt ppc_fp128 %a, 0xM00000000000000000000000000000000         ; <i1> [#uses=1]
6         br i1 %0, label %bb5, label %bb1
8 bb1:            ; preds = %entry
9         %1 = mul ppc_fp128 %a, 0xM3DF00000000000000000000000000000              ; <ppc_fp128> [#uses=1]
10         %2 = fptoui ppc_fp128 %1 to i32         ; <i32> [#uses=1]
11         %3 = zext i32 %2 to i64         ; <i64> [#uses=1]
12         %4 = shl i64 %3, 32             ; <i64> [#uses=3]
13         %5 = uitofp i64 %4 to ppc_fp128         ; <ppc_fp128> [#uses=1]
14         %6 = sub ppc_fp128 %a, %5               ; <ppc_fp128> [#uses=3]
15         %7 = fcmp olt ppc_fp128 %6, 0xM00000000000000000000000000000000         ; <i1> [#uses=1]
16         br i1 %7, label %bb2, label %bb3
18 bb2:            ; preds = %bb1
19         %8 = sub ppc_fp128 0xM80000000000000000000000000000000, %6              ; <ppc_fp128> [#uses=1]
20         %9 = fptoui ppc_fp128 %8 to i32         ; <i32> [#uses=1]
21         %10 = zext i32 %9 to i64                ; <i64> [#uses=1]
22         %11 = sub i64 %4, %10           ; <i64> [#uses=1]
23         ret i64 %11
25 bb3:            ; preds = %bb1
26         %12 = fptoui ppc_fp128 %6 to i32                ; <i32> [#uses=1]
27         %13 = zext i32 %12 to i64               ; <i64> [#uses=1]
28         %14 = or i64 %13, %4            ; <i64> [#uses=1]
29         ret i64 %14
31 bb5:            ; preds = %entry
32         ret i64 0