In some rare cases, the register allocator can spill registers but end up not utilizi...
[llvm/msp430.git] / test / CodeGen / X86 / vec_shuffle-37.ll
blobd5f21f5f14597bd7d9839523e3f1dc3b645f6e07
1 ; RUN: llvm-as < %s | llc -march=x86 -mcpu=yonah -stack-alignment=16 -o %t -f
2 ; RUN: grep pextrw %t | count 2
3 ; RUN: grep pinsrw %t | count 4
4 ; RUN: grep orw %t | count 1
5 ; RUN: grep andw %t | count 1
7 ; Test yonah where we convert a shuffle to pextrw and pinrsw
8 define <16 x i8> @shuf1(<16 x i8> %T0) nounwind readnone {
9 entry:
10         %tmp8 = shufflevector <16 x i8> <i8 0, i8 0, i8 0, i8 0, i8 1, i8 1, i8 1, i8 1, i8 0, i8 0, i8 0, i8 0,  i8 0, i8 0, i8 0, i8 0>, <16 x i8> %T0, <16 x i32> < i32 0, i32 1, i32 16, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef , i32 undef >
11         %tmp9 = shufflevector <16 x i8> %tmp8, <16 x i8> %T0,  <16 x i32> < i32 0, i32 1, i32 2, i32 17,  i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef , i32 undef >
12         ret <16 x i8> %tmp9