Use static inline to do the right thing when built in C99 mode. Of course,
[llvm/stm8.git] / test / CodeGen / ARM / reg_sequence.ll
blobd350937c683e8a65948dd92b755da518627cb5c5
1 ; RUN: llc < %s -march=arm -mcpu=cortex-a8 | FileCheck %s
2 ; RUN: llc < %s -march=arm -mcpu=cortex-a8 -regalloc=basic | FileCheck %s
3 ; Implementing vld / vst as REG_SEQUENCE eliminates the extra vmov's.
5 %struct.int16x8_t = type { <8 x i16> }
6 %struct.int32x4_t = type { <4 x i32> }
7 %struct.__neon_int8x8x2_t = type { <8 x i8>, <8 x i8> }
8 %struct.__neon_int8x8x3_t = type { <8 x i8>,  <8 x i8>,  <8 x i8> }
9 %struct.__neon_int16x8x2_t = type { <8 x i16>, <8 x i16> }
10 %struct.__neon_int32x4x2_t = type { <4 x i32>, <4 x i32> }
12 define void @t1(i16* %i_ptr, i16* %o_ptr, %struct.int32x4_t* nocapture %vT0ptr, %struct.int32x4_t* nocapture %vT1ptr) nounwind {
13 entry:
14 ; CHECK:        t1:
15 ; CHECK:        vld1.16
16 ; CHECK-NOT:    vmov d
17 ; CHECK:        vmovl.s16
18 ; CHECK:        vshrn.i32
19 ; CHECK:        vshrn.i32
20 ; CHECK-NOT:    vmov d
21 ; CHECK-NEXT:   vst1.16
22   %0 = getelementptr inbounds %struct.int32x4_t* %vT0ptr, i32 0, i32 0 ; <<4 x i32>*> [#uses=1]
23   %1 = load <4 x i32>* %0, align 16               ; <<4 x i32>> [#uses=1]
24   %2 = getelementptr inbounds %struct.int32x4_t* %vT1ptr, i32 0, i32 0 ; <<4 x i32>*> [#uses=1]
25   %3 = load <4 x i32>* %2, align 16               ; <<4 x i32>> [#uses=1]
26   %4 = bitcast i16* %i_ptr to i8*                 ; <i8*> [#uses=1]
27   %5 = tail call <8 x i16> @llvm.arm.neon.vld1.v8i16(i8* %4, i32 1) ; <<8 x i16>> [#uses=1]
28   %6 = bitcast <8 x i16> %5 to <2 x double>       ; <<2 x double>> [#uses=2]
29   %7 = extractelement <2 x double> %6, i32 0      ; <double> [#uses=1]
30   %8 = bitcast double %7 to <4 x i16>             ; <<4 x i16>> [#uses=1]
31   %9 = sext <4 x i16> %8 to <4 x i32>             ; <<4 x i32>> [#uses=1]
32   %10 = extractelement <2 x double> %6, i32 1     ; <double> [#uses=1]
33   %11 = bitcast double %10 to <4 x i16>           ; <<4 x i16>> [#uses=1]
34   %12 = sext <4 x i16> %11 to <4 x i32>           ; <<4 x i32>> [#uses=1]
35   %13 = mul <4 x i32> %1, %9                      ; <<4 x i32>> [#uses=1]
36   %14 = mul <4 x i32> %3, %12                     ; <<4 x i32>> [#uses=1]
37   %15 = tail call <4 x i16> @llvm.arm.neon.vshiftn.v4i16(<4 x i32> %13, <4 x i32> <i32 -12, i32 -12, i32 -12, i32 -12>) ; <<4 x i16>> [#uses=1]
38   %16 = tail call <4 x i16> @llvm.arm.neon.vshiftn.v4i16(<4 x i32> %14, <4 x i32> <i32 -12, i32 -12, i32 -12, i32 -12>) ; <<4 x i16>> [#uses=1]
39   %17 = shufflevector <4 x i16> %15, <4 x i16> %16, <8 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7> ; <<8 x i16>> [#uses=1]
40   %18 = bitcast i16* %o_ptr to i8*                ; <i8*> [#uses=1]
41   tail call void @llvm.arm.neon.vst1.v8i16(i8* %18, <8 x i16> %17, i32 1)
42   ret void
45 define void @t2(i16* %i_ptr, i16* %o_ptr, %struct.int16x8_t* nocapture %vT0ptr, %struct.int16x8_t* nocapture %vT1ptr) nounwind {
46 entry:
47 ; CHECK:        t2:
48 ; CHECK:        vld1.16
49 ; CHECK-NOT:    vmov
50 ; CHECK:        vmul.i16
51 ; CHECK:        vld1.16
52 ; CHECK:        vmul.i16
53 ; CHECK-NOT:    vmov
54 ; CHECK:        vst1.16
55 ; CHECK:        vst1.16
56   %0 = getelementptr inbounds %struct.int16x8_t* %vT0ptr, i32 0, i32 0 ; <<8 x i16>*> [#uses=1]
57   %1 = load <8 x i16>* %0, align 16               ; <<8 x i16>> [#uses=1]
58   %2 = getelementptr inbounds %struct.int16x8_t* %vT1ptr, i32 0, i32 0 ; <<8 x i16>*> [#uses=1]
59   %3 = load <8 x i16>* %2, align 16               ; <<8 x i16>> [#uses=1]
60   %4 = bitcast i16* %i_ptr to i8*                 ; <i8*> [#uses=1]
61   %5 = tail call <8 x i16> @llvm.arm.neon.vld1.v8i16(i8* %4, i32 1) ; <<8 x i16>> [#uses=1]
62   %6 = getelementptr inbounds i16* %i_ptr, i32 8  ; <i16*> [#uses=1]
63   %7 = bitcast i16* %6 to i8*                     ; <i8*> [#uses=1]
64   %8 = tail call <8 x i16> @llvm.arm.neon.vld1.v8i16(i8* %7, i32 1) ; <<8 x i16>> [#uses=1]
65   %9 = mul <8 x i16> %1, %5                       ; <<8 x i16>> [#uses=1]
66   %10 = mul <8 x i16> %3, %8                      ; <<8 x i16>> [#uses=1]
67   %11 = bitcast i16* %o_ptr to i8*                ; <i8*> [#uses=1]
68   tail call void @llvm.arm.neon.vst1.v8i16(i8* %11, <8 x i16> %9, i32 1)
69   %12 = getelementptr inbounds i16* %o_ptr, i32 8 ; <i16*> [#uses=1]
70   %13 = bitcast i16* %12 to i8*                   ; <i8*> [#uses=1]
71   tail call void @llvm.arm.neon.vst1.v8i16(i8* %13, <8 x i16> %10, i32 1)
72   ret void
75 define <8 x i8> @t3(i8* %A, i8* %B) nounwind {
76 ; CHECK:        t3:
77 ; CHECK:        vld3.8
78 ; CHECK:        vmul.i8
79 ; CHECK:        vmov r
80 ; CHECK-NOT:    vmov d
81 ; CHECK:        vst3.8
82   %tmp1 = call %struct.__neon_int8x8x3_t @llvm.arm.neon.vld3.v8i8(i8* %A, i32 1) ; <%struct.__neon_int8x8x3_t> [#uses=2]
83   %tmp2 = extractvalue %struct.__neon_int8x8x3_t %tmp1, 0 ; <<8 x i8>> [#uses=1]
84   %tmp3 = extractvalue %struct.__neon_int8x8x3_t %tmp1, 2 ; <<8 x i8>> [#uses=1]
85   %tmp4 = extractvalue %struct.__neon_int8x8x3_t %tmp1, 1 ; <<8 x i8>> [#uses=1]
86   %tmp5 = sub <8 x i8> %tmp3, %tmp4
87   %tmp6 = add <8 x i8> %tmp2, %tmp3               ; <<8 x i8>> [#uses=1]
88   %tmp7 = mul <8 x i8> %tmp4, %tmp2
89   tail call void @llvm.arm.neon.vst3.v8i8(i8* %B, <8 x i8> %tmp5, <8 x i8> %tmp6, <8 x i8> %tmp7, i32 1)
90   ret <8 x i8> %tmp4
93 define void @t4(i32* %in, i32* %out) nounwind {
94 entry:
95 ; CHECK:        t4:
96 ; CHECK:        vld2.32
97 ; CHECK-NOT:    vmov
98 ; CHECK:        vld2.32
99 ; CHECK-NOT:    vmov
100 ; CHECK:        bne
101   %tmp1 = bitcast i32* %in to i8*                 ; <i8*> [#uses=1]
102   %tmp2 = tail call %struct.__neon_int32x4x2_t @llvm.arm.neon.vld2.v4i32(i8* %tmp1, i32 1) ; <%struct.__neon_int32x4x2_t> [#uses=2]
103   %tmp3 = getelementptr inbounds i32* %in, i32 8  ; <i32*> [#uses=1]
104   %tmp4 = bitcast i32* %tmp3 to i8*               ; <i8*> [#uses=1]
105   %tmp5 = tail call %struct.__neon_int32x4x2_t @llvm.arm.neon.vld2.v4i32(i8* %tmp4, i32 1) ; <%struct.__neon_int32x4x2_t> [#uses=2]
106   %tmp8 = bitcast i32* %out to i8*                ; <i8*> [#uses=1]
107   br i1 undef, label %return1, label %return2
109 return1:
110 ; CHECK:        %return1
111 ; CHECK-NOT:    vmov
112 ; CHECK-NEXT:   vadd.i32
113 ; CHECK-NEXT:   vadd.i32
114 ; CHECK-NEXT:   vst2.32
115   %tmp52 = extractvalue %struct.__neon_int32x4x2_t %tmp2, 0 ; <<4 x i32>> [#uses=1]
116   %tmp57 = extractvalue %struct.__neon_int32x4x2_t %tmp2, 1 ; <<4 x i32>> [#uses=1]
117   %tmp = extractvalue %struct.__neon_int32x4x2_t %tmp5, 0 ; <<4 x i32>> [#uses=1]
118   %tmp39 = extractvalue %struct.__neon_int32x4x2_t %tmp5, 1 ; <<4 x i32>> [#uses=1]
119   %tmp6 = add <4 x i32> %tmp52, %tmp              ; <<4 x i32>> [#uses=1]
120   %tmp7 = add <4 x i32> %tmp57, %tmp39            ; <<4 x i32>> [#uses=1]
121   tail call void @llvm.arm.neon.vst2.v4i32(i8* %tmp8, <4 x i32> %tmp6, <4 x i32> %tmp7, i32 1)
122   ret void
124 return2:
125 ; CHECK:        %return2
126 ; CHECK:        vadd.i32
127 ; CHECK:        vmov {{q[0-9]+}}, {{q[0-9]+}}
128 ; CHECK-NOT:    vmov
129 ; CHECK:        vst2.32 {d{{[0-9]+}}, d{{[0-9]+}}, d{{[0-9]+}}, d{{[0-9]+}}}
130   %tmp100 = extractvalue %struct.__neon_int32x4x2_t %tmp2, 0 ; <<4 x i32>> [#uses=1]
131   %tmp101 = extractvalue %struct.__neon_int32x4x2_t %tmp5, 1 ; <<4 x i32>> [#uses=1]
132   %tmp102 = add <4 x i32> %tmp100, %tmp101              ; <<4 x i32>> [#uses=1]
133   tail call void @llvm.arm.neon.vst2.v4i32(i8* %tmp8, <4 x i32> %tmp102, <4 x i32> %tmp101, i32 1)
134   call void @llvm.trap()
135   unreachable
138 define <8 x i16> @t5(i16* %A, <8 x i16>* %B) nounwind {
139 ; CHECK:        t5:
140 ; CHECK:        vldmia
141 ; How can FileCheck match Q and D registers? We need a lisp interpreter.
142 ; CHECK:        vmov {{q[0-9]+}}, {{q[0-9]+}}
143 ; CHECK-NOT:    vmov
144 ; CHECK:        vld2.16 {d{{[0-9]+}}[1], d{{[0-9]+}}[1]}, [r0]
145 ; CHECK-NOT:    vmov
146 ; CHECK:        vadd.i16
147   %tmp0 = bitcast i16* %A to i8*                  ; <i8*> [#uses=1]
148   %tmp1 = load <8 x i16>* %B                      ; <<8 x i16>> [#uses=2]
149   %tmp2 = call %struct.__neon_int16x8x2_t @llvm.arm.neon.vld2lane.v8i16(i8* %tmp0, <8 x i16> %tmp1, <8 x i16> %tmp1, i32 1, i32 1) ; <%struct.__neon_int16x8x2_t> [#uses=2]
150   %tmp3 = extractvalue %struct.__neon_int16x8x2_t %tmp2, 0 ; <<8 x i16>> [#uses=1]
151   %tmp4 = extractvalue %struct.__neon_int16x8x2_t %tmp2, 1 ; <<8 x i16>> [#uses=1]
152   %tmp5 = add <8 x i16> %tmp3, %tmp4              ; <<8 x i16>> [#uses=1]
153   ret <8 x i16> %tmp5
156 define <8 x i8> @t6(i8* %A, <8 x i8>* %B) nounwind {
157 ; CHECK:        t6:
158 ; CHECK:        vldr.64
159 ; CHECK:        vmov d[[D0:[0-9]+]], d[[D1:[0-9]+]]
160 ; CHECK-NEXT:   vld2.8 {d[[D1]][1], d[[D0]][1]}
161   %tmp1 = load <8 x i8>* %B                       ; <<8 x i8>> [#uses=2]
162   %tmp2 = call %struct.__neon_int8x8x2_t @llvm.arm.neon.vld2lane.v8i8(i8* %A, <8 x i8> %tmp1, <8 x i8> %tmp1, i32 1, i32 1) ; <%struct.__neon_int8x8x2_t> [#uses=2]
163   %tmp3 = extractvalue %struct.__neon_int8x8x2_t %tmp2, 0 ; <<8 x i8>> [#uses=1]
164   %tmp4 = extractvalue %struct.__neon_int8x8x2_t %tmp2, 1 ; <<8 x i8>> [#uses=1]
165   %tmp5 = add <8 x i8> %tmp3, %tmp4               ; <<8 x i8>> [#uses=1]
166   ret <8 x i8> %tmp5
169 define void @t7(i32* %iptr, i32* %optr) nounwind {
170 entry:
171 ; CHECK:        t7:
172 ; CHECK:        vld2.32
173 ; CHECK:        vst2.32
174 ; CHECK:        vld1.32 {d{{[0-9]+}}, d{{[0-9]+}}},
175 ; CHECK:        vmov q[[Q0:[0-9]+]], q[[Q1:[0-9]+]]
176 ; CHECK-NOT:    vmov
177 ; CHECK:        vuzp.32 q[[Q1]], q[[Q0]]
178 ; CHECK:        vst1.32
179   %0 = bitcast i32* %iptr to i8*                  ; <i8*> [#uses=2]
180   %1 = tail call %struct.__neon_int32x4x2_t @llvm.arm.neon.vld2.v4i32(i8* %0, i32 1) ; <%struct.__neon_int32x4x2_t> [#uses=2]
181   %tmp57 = extractvalue %struct.__neon_int32x4x2_t %1, 0 ; <<4 x i32>> [#uses=1]
182   %tmp60 = extractvalue %struct.__neon_int32x4x2_t %1, 1 ; <<4 x i32>> [#uses=1]
183   %2 = bitcast i32* %optr to i8*                  ; <i8*> [#uses=2]
184   tail call void @llvm.arm.neon.vst2.v4i32(i8* %2, <4 x i32> %tmp57, <4 x i32> %tmp60, i32 1)
185   %3 = tail call <4 x i32> @llvm.arm.neon.vld1.v4i32(i8* %0, i32 1) ; <<4 x i32>> [#uses=1]
186   %4 = shufflevector <4 x i32> %3, <4 x i32> undef, <4 x i32> <i32 0, i32 2, i32 0, i32 2> ; <<4 x i32>> [#uses=1]
187   tail call void @llvm.arm.neon.vst1.v4i32(i8* %2, <4 x i32> %4, i32 1)
188   ret void
191 ; PR7156
192 define arm_aapcs_vfpcc i32 @t8() nounwind {
193 ; CHECK: t8:
194 ; CHECK: vrsqrte.f32 q8, q8
195 bb.nph55.bb.nph55.split_crit_edge:
196   br label %bb3
198 bb3:                                              ; preds = %bb3, %bb.nph55.bb.nph55.split_crit_edge
199   br i1 undef, label %bb5, label %bb3
201 bb5:                                              ; preds = %bb3
202   br label %bb.i25
204 bb.i25:                                           ; preds = %bb.i25, %bb5
205   %0 = shufflevector <2 x float> undef, <2 x float> undef, <4 x i32> <i32 0, i32 1, i32 2, i32 3> ; <<4 x float>> [#uses=1]
206   %1 = call <4 x float> @llvm.arm.neon.vrsqrte.v4f32(<4 x float> %0) nounwind ; <<4 x float>> [#uses=1]
207   %2 = fmul <4 x float> %1, undef                 ; <<4 x float>> [#uses=1]
208   %3 = fmul <4 x float> undef, %2                 ; <<4 x float>> [#uses=1]
209   %tmp26.i = bitcast <4 x float> %3 to <2 x double> ; <<2 x double>> [#uses=1]
210   %4 = extractelement <2 x double> %tmp26.i, i32 0 ; <double> [#uses=1]
211   %5 = bitcast double %4 to <2 x float>           ; <<2 x float>> [#uses=1]
212   %6 = extractelement <2 x float> %5, i32 1       ; <float> [#uses=1]
213   store float %6, float* undef, align 4
214   br i1 undef, label %bb6, label %bb.i25
216 bb6:                                              ; preds = %bb.i25
217   br i1 undef, label %bb7, label %bb14
219 bb7:                                              ; preds = %bb6
220   br label %bb.i49
222 bb.i49:                                           ; preds = %bb.i49, %bb7
223   br i1 undef, label %bb.i19, label %bb.i49
225 bb.i19:                                           ; preds = %bb.i19, %bb.i49
226   br i1 undef, label %exit, label %bb.i19
228 exit:          ; preds = %bb.i19
229   unreachable
231 bb14:                                             ; preds = %bb6
232   ret i32 0
235 %0 = type { %1, %1, %1, %1 }
236 %1 = type { %2 }
237 %2 = type { <4 x float> }
238 %3 = type { %0, %1 }
240 ; PR7157
241 define arm_aapcs_vfpcc float @t9(%0* nocapture, %3* nocapture) nounwind {
242 ; CHECK:        t9:
243 ; CHECK:        vldr.64
244 ; CHECK-NOT:    vmov d{{.*}}, d16
245 ; CHECK:        vmov.i32 d17
246 ; CHECK-NEXT:   vstmia r0, {d16, d17}
247 ; CHECK-NEXT:   vstmia r0, {d16, d17}
248   %3 = bitcast double 0.000000e+00 to <2 x float> ; <<2 x float>> [#uses=2]
249   %4 = shufflevector <2 x float> %3, <2 x float> undef, <4 x i32> <i32 0, i32 1, i32 2, i32 3> ; <<4 x float>> [#uses=1]
250   store <4 x float> %4, <4 x float>* undef, align 16
251   %5 = shufflevector <2 x float> %3, <2 x float> zeroinitializer, <4 x i32> <i32 0, i32 1, i32 2, i32 3> ; <<4 x float>> [#uses=1]
252   store <4 x float> %5, <4 x float>* undef, align 16
253   br label %8
255 ; <label>:6                                       ; preds = %8
256   br label %7
258 ; <label>:7                                       ; preds = %6
259   br label %8
261 ; <label>:8                                       ; preds = %7, %2
262   br label %6
264 ; <label>:9                                       ; preds = %8
265   ret float undef
267 ; <label>:10                                      ; preds = %6
268   ret float 9.990000e+02
271 ; PR7162
272 define arm_aapcs_vfpcc i32 @t10() nounwind {
273 entry:
274 ; CHECK: t10:
275 ; CHECK: vmul.f32 q8, q8, d0[0]
276 ; CHECK: vmov.i32 q[[Q0:[0-9]+]], #0x3F000000
277 ; CHECK: vadd.f32 q8, q8, q8
278   %0 = shufflevector <4 x float> zeroinitializer, <4 x float> undef, <4 x i32> zeroinitializer ; <<4 x float>> [#uses=1]
279   %1 = insertelement <4 x float> %0, float undef, i32 1 ; <<4 x float>> [#uses=1]
280   %2 = insertelement <4 x float> %1, float undef, i32 2 ; <<4 x float>> [#uses=1]
281   %3 = insertelement <4 x float> %2, float undef, i32 3 ; <<4 x float>> [#uses=1]
282   %tmp54.i = bitcast <4 x float> %3 to <2 x double> ; <<2 x double>> [#uses=1]
283   %4 = extractelement <2 x double> %tmp54.i, i32 1 ; <double> [#uses=1]
284   %5 = bitcast double %4 to <2 x float>           ; <<2 x float>> [#uses=1]
285   %6 = shufflevector <2 x float> %5, <2 x float> undef, <4 x i32> zeroinitializer ; <<4 x float>> [#uses=1]
286   %7 = fmul <4 x float> undef, %6                 ; <<4 x float>> [#uses=1]
287   %8 = fadd <4 x float> %7, undef                 ; <<4 x float>> [#uses=1]
288   %9 = fadd <4 x float> %8, undef                 ; <<4 x float>> [#uses=1]
289   %10 = shufflevector <4 x float> undef, <4 x float> %9, <4 x i32> <i32 0, i32 1, i32 2, i32 7> ; <<4 x float>> [#uses=1]
290   %11 = fmul <4 x float> %10, <float 5.000000e-01, float 5.000000e-01, float 5.000000e-01, float 5.000000e-01> ; <<4 x float>> [#uses=1]
291   %12 = shufflevector <4 x float> %11, <4 x float> undef, <4 x i32> <i32 3, i32 undef, i32 undef, i32 undef> ; <<4 x float>> [#uses=1]
292   %13 = shufflevector <4 x float> %12, <4 x float> undef, <4 x i32> zeroinitializer ; <<4 x float>> [#uses=1]
293   %14 = fmul <4 x float> %13, undef               ; <<4 x float>> [#uses=1]
294   %15 = fadd <4 x float> undef, %14               ; <<4 x float>> [#uses=1]
295   %16 = shufflevector <4 x float> undef, <4 x float> %15, <4 x i32> <i32 0, i32 1, i32 6, i32 3> ; <<4 x float>> [#uses=1]
296   %17 = fmul <4 x float> %16, undef               ; <<4 x float>> [#uses=1]
297   %18 = extractelement <4 x float> %17, i32 2     ; <float> [#uses=1]
298   store float %18, float* undef, align 4
299   br i1 undef, label %exit, label %bb14
301 exit:          ; preds = %bb.i19
302   unreachable
304 bb14:                                             ; preds = %bb6
305   ret i32 0
308 ; This test crashes the coalescer because live variables were not updated properly.
309 define <8 x i8> @t11(i8* %A1, i8* %A2, i8* %A3, i8* %A4, i8* %A5, i8* %A6, i8* %A7, i8* %A8, i8* %B) nounwind {
310   %tmp1d = call %struct.__neon_int8x8x3_t @llvm.arm.neon.vld3.v8i8(i8* %A4, i32 1) ; <%struct.__neon_int8x8x3_t> [#uses=1]
311   %tmp2d = extractvalue %struct.__neon_int8x8x3_t %tmp1d, 0 ; <<8 x i8>> [#uses=1]
312   %tmp1f = call %struct.__neon_int8x8x3_t @llvm.arm.neon.vld3.v8i8(i8* %A6, i32 1) ; <%struct.__neon_int8x8x3_t> [#uses=1]
313   %tmp2f = extractvalue %struct.__neon_int8x8x3_t %tmp1f, 0 ; <<8 x i8>> [#uses=1]
314   %tmp2bd = add <8 x i8> zeroinitializer, %tmp2d  ; <<8 x i8>> [#uses=1]
315   %tmp2abcd = mul <8 x i8> zeroinitializer, %tmp2bd ; <<8 x i8>> [#uses=1]
316   %tmp2ef = sub <8 x i8> zeroinitializer, %tmp2f  ; <<8 x i8>> [#uses=1]
317   %tmp2efgh = mul <8 x i8> %tmp2ef, undef         ; <<8 x i8>> [#uses=2]
318   call void @llvm.arm.neon.vst3.v8i8(i8* %A2, <8 x i8> undef, <8 x i8> undef, <8 x i8> %tmp2efgh, i32 1)
319   %tmp2 = sub <8 x i8> %tmp2efgh, %tmp2abcd       ; <<8 x i8>> [#uses=1]
320   %tmp7 = mul <8 x i8> undef, %tmp2               ; <<8 x i8>> [#uses=1]
321   tail call void @llvm.arm.neon.vst3.v8i8(i8* %B, <8 x i8> undef, <8 x i8> undef, <8 x i8> %tmp7, i32 1)
322   ret <8 x i8> undef
325 declare <4 x i32> @llvm.arm.neon.vld1.v4i32(i8*, i32) nounwind readonly
327 declare <8 x i16> @llvm.arm.neon.vld1.v8i16(i8*, i32) nounwind readonly
329 declare <4 x i16> @llvm.arm.neon.vshiftn.v4i16(<4 x i32>, <4 x i32>) nounwind readnone
331 declare void @llvm.arm.neon.vst1.v4i32(i8*, <4 x i32>, i32) nounwind
333 declare void @llvm.arm.neon.vst1.v8i16(i8*, <8 x i16>, i32) nounwind
335 declare void @llvm.arm.neon.vst3.v8i8(i8*, <8 x i8>, <8 x i8>, <8 x i8>, i32)
336 nounwind
338 declare %struct.__neon_int8x8x3_t @llvm.arm.neon.vld3.v8i8(i8*, i32) nounwind readonly
340 declare %struct.__neon_int32x4x2_t @llvm.arm.neon.vld2.v4i32(i8*, i32) nounwind readonly
342 declare %struct.__neon_int8x8x2_t @llvm.arm.neon.vld2lane.v8i8(i8*, <8 x i8>, <8 x i8>, i32, i32) nounwind readonly
344 declare %struct.__neon_int16x8x2_t @llvm.arm.neon.vld2lane.v8i16(i8*, <8 x i16>, <8 x i16>, i32, i32) nounwind readonly
346 declare void @llvm.arm.neon.vst2.v4i32(i8*, <4 x i32>, <4 x i32>, i32) nounwind
348 declare <4 x float> @llvm.arm.neon.vrsqrte.v4f32(<4 x float>) nounwind readnone
350 declare void @llvm.trap() nounwind