test/CodeGen/X86/vec_set-2.ll

   1 ; RUN: llc < %s -march=x86 -mattr=+sse2 | grep movss | count 1
   2 ; RUN: llc < %s -march=x86 -mattr=+sse2 | grep movd | count 1
   3
   4 define <4 x float> @test1(float %a) nounwind {
   5         %tmp = insertelement <4 x float> zeroinitializer, float %a, i32 0               ; <<4 x float>> [#uses=1]
   6         %tmp5 = insertelement <4 x float> %tmp, float 0.000000e+00, i32 1               ; <<4 x float>> [#uses=1]
   7         %tmp6 = insertelement <4 x float> %tmp5, float 0.000000e+00, i32 2              ; <<4 x float>> [#uses=1]
   8         %tmp7 = insertelement <4 x float> %tmp6, float 0.000000e+00, i32 3              ; <<4 x float>> [#uses=1]
   9         ret <4 x float> %tmp7
  10 }
  11
  12 define <2 x i64> @test(i32 %a) nounwind {
  13         %tmp = insertelement <4 x i32> zeroinitializer, i32 %a, i32 0           ; <<8 x i16>> [#uses=1]
  14         %tmp6 = insertelement <4 x i32> %tmp, i32 0, i32 1              ; <<8 x i32>> [#uses=1]
  15         %tmp8 = insertelement <4 x i32> %tmp6, i32 0, i32 2             ; <<8 x i32>> [#uses=1]
  16         %tmp10 = insertelement <4 x i32> %tmp8, i32 0, i32 3            ; <<8 x i32>> [#uses=1]
  17         %tmp19 = bitcast <4 x i32> %tmp10 to <2 x i64>          ; <<2 x i64>> [#uses=1]
  18         ret <2 x i64> %tmp19
  19 }