test/CodeGen/X86/vec_zext.ll

   1 ; RUN: llc < %s -march=x86-64
   2 ; PR 9267
   3
   4 define<4 x i32> @func_16_32() {
   5   %F = load <4 x i16>* undef
   6   %G = zext <4 x i16> %F to <4 x i32>
   7   %H = load <4 x i16>* undef
   8   %Y = zext <4 x i16> %H to <4 x i32>
   9   %T = add <4 x i32> %Y, %G
  10   store <4 x i32>%T , <4 x i32>* undef
  11   ret <4 x i32> %T
  12 }
  13
  14 define<4 x i64> @func_16_64() {
  15   %F = load <4 x i16>* undef
  16   %G = zext <4 x i16> %F to <4 x i64>
  17   %H = load <4 x i16>* undef
  18   %Y = zext <4 x i16> %H to <4 x i64>
  19   %T = xor <4 x i64> %Y, %G
  20   store <4 x i64>%T , <4 x i64>* undef
  21   ret <4 x i64> %T
  22 }
  23
  24 define<4 x i64> @func_32_64() {
  25   %F = load <4 x i32>* undef
  26   %G = zext <4 x i32> %F to <4 x i64>
  27   %H = load <4 x i32>* undef
  28   %Y = zext <4 x i32> %H to <4 x i64>
  29   %T = or <4 x i64> %Y, %G
  30   ret <4 x i64> %T
  31 }
  32
  33 define<4 x i16> @func_8_16() {
  34   %F = load <4 x i8>* undef
  35   %G = zext <4 x i8> %F to <4 x i16>
  36   %H = load <4 x i8>* undef
  37   %Y = zext <4 x i8> %H to <4 x i16>
  38   %T = add <4 x i16> %Y, %G
  39   ret <4 x i16> %T
  40 }
  41
  42 define<4 x i32> @func_8_32() {
  43   %F = load <4 x i8>* undef
  44   %G = zext <4 x i8> %F to <4 x i32>
  45   %H = load <4 x i8>* undef
  46   %Y = zext <4 x i8> %H to <4 x i32>
  47   %T = sub <4 x i32> %Y, %G
  48   ret <4 x i32> %T
  49 }
  50
  51 define<4 x i64> @func_8_64() {
  52   %F = load <4 x i8>* undef
  53   %G = zext <4 x i8> %F to <4 x i64>
  54   %H = load <4 x i8>* undef
  55   %Y = zext <4 x i8> %H to <4 x i64>
  56   %T = add <4 x i64> %Y, %G
  57   ret <4 x i64> %T
  58 }
  59
  60 define<4 x i32> @const_16_32() {
  61   %G = zext <4 x i16> <i16 0, i16 3, i16 8, i16 7> to <4 x i32>
  62   ret <4 x i32> %G
  63 }
  64
  65 define<4 x i64> @const_16_64() {
  66   %G = zext <4 x i16> <i16 0, i16 3, i16 8, i16 7> to <4 x i64>
  67   ret <4 x i64> %G
  68 }
  69