Fixed some bugs in register stack pass.
[llvm/zpu.git] / test / CodeGen / Blackfin / add-overflow.ll
blobe982e437d6871b77c2b568844bdb12e88294986b
1 ; RUN: llc < %s -march=bfin -verify-machineinstrs > %t
3         type { i24, i1 }                ; type %0
5 define i1 @func2(i24 zeroext %v1, i24 zeroext %v2) nounwind {
6 entry:
7         %t = call %0 @llvm.uadd.with.overflow.i24(i24 %v1, i24 %v2)             ; <%0> [#uses=1]
8         %obit = extractvalue %0 %t, 1           ; <i1> [#uses=1]
9         br i1 %obit, label %carry, label %normal
11 normal:         ; preds = %entry
12         ret i1 true
14 carry:          ; preds = %entry
15         ret i1 false
18 declare %0 @llvm.uadd.with.overflow.i24(i24, i24) nounwind