Fixed some bugs in register stack pass.
[llvm/zpu.git] / test / CodeGen / Blackfin / logic-i16.ll
blobe44672ff4200f059db5211c88a01001831d310d3
1 ; RUN: llc < %s -march=bfin
3 define i16 @and(i16 %A, i16 %B) {
4         %R = and i16 %A, %B             ; <i16> [#uses=1]
5         ret i16 %R
8 define i16 @or(i16 %A, i16 %B) {
9         %R = or i16 %A, %B              ; <i16> [#uses=1]
10         ret i16 %R
13 define i16 @xor(i16 %A, i16 %B) {
14         %R = xor i16 %A, %B             ; <i16> [#uses=1]
15         ret i16 %R