Fixed some bugs in register stack pass.
[llvm/zpu.git] / test / CodeGen / CellSPU / i8ops.ll
blob57a2aa894725b42bc25f7649a4d82389a7fb7bc8
1 ; RUN: llc < %s -march=cellspu > %t1.s
3 ; ModuleID = 'i8ops.bc'
4 target datalayout = "E-p:32:32:128-f64:64:128-f32:32:128-i64:32:128-i32:32:128-i16:16:128-i8:8:128-i1:8:128-a0:0:128-v128:128:128-s0:128:128"
5 target triple = "spu"
7 define i8 @add_i8(i8 %a, i8 %b) nounwind {
8   %1 = add i8 %a, %b
9   ret i8 %1
12 define i8 @add_i8_imm(i8 %a, i8 %b) nounwind {
13   %1 = add i8 %a, 15 
14   ret i8 %1
17 define i8 @sub_i8(i8 %a, i8 %b) nounwind {
18   %1 = sub i8 %a, %b
19   ret i8 %1
22 define i8 @sub_i8_imm(i8 %a, i8 %b) nounwind {
23   %1 = sub i8 %a, 15 
24   ret i8 %1