Fixed some bugs in register stack pass.
[llvm/zpu.git] / test / CodeGen / X86 / 2008-02-27-PEICrash.ll
blobd842967561abde463e0dd8e8a6691e1e3173c3bf
1 ; RUN: llc < %s -march=x86 -mattr=+sse2
3 define i64 @__divsc3(float %a, float %b, float %c, float %d) nounwind readnone  {
4 entry:
5         br i1 false, label %bb56, label %bb33
7 bb33:           ; preds = %entry
8         br label %bb56
10 bb56:           ; preds = %bb33, %entry
11         %tmp36.pn = phi float [ 0.000000e+00, %bb33 ], [ 0.000000e+00, %entry ]         ; <float> [#uses=1]
12         %b.pn509 = phi float [ %b, %bb33 ], [ %a, %entry ]              ; <float> [#uses=1]
13         %a.pn = phi float [ %a, %bb33 ], [ %b, %entry ]         ; <float> [#uses=1]
14         %tmp41.pn508 = phi float [ 0.000000e+00, %bb33 ], [ 0.000000e+00, %entry ]              ; <float> [#uses=1]
15         %tmp51.pn = phi float [ 0.000000e+00, %bb33 ], [ %a, %entry ]           ; <float> [#uses=1]
16         %tmp44.pn = fmul float %tmp36.pn, %b.pn509              ; <float> [#uses=1]
17         %tmp46.pn = fadd float %tmp44.pn, %a.pn         ; <float> [#uses=1]
18         %tmp53.pn = fsub float 0.000000e+00, %tmp51.pn          ; <float> [#uses=1]
19         %x.0 = fdiv float %tmp46.pn, %tmp41.pn508               ; <float> [#uses=1]
20         %y.0 = fdiv float %tmp53.pn, 0.000000e+00               ; <float> [#uses=1]
21         br i1 false, label %bb433, label %bb98
23 bb98:           ; preds = %bb56
24         %tmp102 = fmul float 0.000000e+00, %a           ; <float> [#uses=1]
25         %tmp106 = fmul float 0.000000e+00, %b           ; <float> [#uses=1]
26         br label %bb433
28 bb433:          ; preds = %bb98, %bb56
29         %x.1 = phi float [ %tmp102, %bb98 ], [ %x.0, %bb56 ]            ; <float> [#uses=0]
30         %y.1 = phi float [ %tmp106, %bb98 ], [ %y.0, %bb56 ]            ; <float> [#uses=1]
31         %tmp460 = fadd float %y.1, 0.000000e+00         ; <float> [#uses=0]
32         ret i64 0